1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
スポンサーリンク
概要
- 論文の詳細を見る
チップMPEG-2符号化LSIを開発するにあたって, 動きベクトル探索器に対して要求される主な課題として, (1) 必要な演算量を画質の劣化無しに如何に削減するか, (2) 膨大な演算を如何に効率的に並列処理するか, (3) 消費電力を如何に低減するかがある。一般に単位時間に要求される演算量が決まっている処理において, 並列処理を行うと動作周波数を低減できるため電源電圧を下げることができる。すなわち, 並列処理は, 演算性能の向上という目的だけでなく, 電力削減の1手法としても効果的である。しかし, 並列処理は, その副作用として必要なハードウェアの面積を増加させてしまうばかりか, 高効率な並列処理を実現するために制御系のハードウェアを複雑にしてしまうという問題が生じる。今回, 特に省面積でハードウェア資源の制御を複雑にしない高効率並列処理を可能とし, さらに過去の動きベクトルの履歴を利用した消費電力削減をはかるMPEG-2 MP@MLに準拠した動きベクトル探索器を開発したので報告する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
柴山 充文
NECシステムIPコア研究所
-
水野 正之
NECデバイスプラットフォーム研究所
-
大井 康
NEC
-
民谷 一郎
NEC
-
山品 正勝
NEC
-
大井 康
Nec C&c メディア研究所
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
水野 正之
NEC Corporation
-
柴山 充文
NEC Corporation
-
林 直哉
NEC ULSIシステム開発研究所
-
仙田 裕三
NEC C&Cメディア研究所
-
仙田 裕三
日本電気株式会社
-
仙田 裕三
NECマルチメディア研究所
-
仙田 裕三
Nec
関連論文
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- ワンチップMPEG2符号化LSIの現在と将来
- 適応木探索法を用いた可変長符号の復号化LSIの開発
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 並列Distributed Arithmetic法によるIDCT演算回路の規模と性能について
- 並列Distributed Arithmetic法によるIDCT演算回路の精度
- 1チップMPEG1オーディオ / ビデオデコーダ
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- プリスケーリングを用いた高速除算手法
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 30ビットパイプラインカウンタ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 正負対称丸め積和演算器
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるDCT/IDCTアーキテクチャの検討
- MPEG1ビデオデコード用フィールド補間垂直フィルタ
- 市松状に1次探索ベクトルを削減した2段階動きベクトル探索
- 4点平均間引法によるMPEG-2動き予測性能について
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 2008年VLSI回路シンポジウム報告
- C-12-63 サブスレッショルド電流を用いた小面積・低電力・デジタル出力温度センサ(C-12.集積回路,一般セッション)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- SIMD演算器へのノルム計算命令組み込み手法の検討
- CT-1-6 10nm世代に向けた高性能・低電力マルチコアSOC技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- メモリ集積型プロセッサIMAP-LSI
- ワンチップMPEG2符号化LSIの現在と将来
- ワンチップMPEG2符号化LSIの現在と将来
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるメモリアーキテクチャ
- 5)並列プロセッサによるハイビジョン信号のリアルタイム処理(画像処理・コンピュータビジョン研究会)
- 1チップMPEG-2MP@MLビデオ符号化LSIにおける動きベクトル探索ウインドウシフト
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式
- D-11-50 MPEG-2ビデオ符号化における1パスVBR制御方式
- ビデオ符号化LSI用動き探索領域シフト方式
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるVLC回路
- ビデオ符号化装置における簡易型適応量子化器
- C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)