1Mb 2Tr/bitフラッシュ連想メモリ(Flash CAM)
スポンサーリンク
概要
- 論文の詳細を見る
フラッシュメモリ技術に基づく1Mbit内容アドレスメモリ(Flash CAM)を開発した。Flash CAMのメモリセルは1対のフラッシュメモリセルトランジスタより構成される。加えて、3つの新規回路技術(小面積センスアンプ、高並列検索演算回路、高速プライオリティエンコーダ)を開発した。0.8μm設計基準にてセルサイズ10.34μm^2、ダイサイズ42.9mm^2を達成した。読み出しアクセス時間は115ns、検索アクセス時間は145nsであった。3.3MHz動作での読み出し消費電力は210mW、検索消費電力は140mWであった。
- 社団法人電子情報通信学会の論文
- 1996-05-24
著者
-
三輪 達
Nec
-
広田 義則
NEC
-
佐藤 敏哉
NEC
-
原 英樹
NEC
-
三輪 達
NECマイクロエレクトロニクス研究所
-
山田 八郎
NECマイクロエレクトロニクス研究所
-
広田 義則
NECマイクロエレクトロニクス研究所
-
佐藤 敏哉
NECメモリ事業部
-
原 英樹
NECメモリ事業部
関連論文
- NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- NV-SRAM : 強誘電体容量を用いた不揮発性SRAM
- フラッシュ連想メモリ(Flash CAM)検索センスアンプの開発
- 1Mb 2Tr/bitフラッシュ連想メモリ(Flash CAM)
- 1Mbit 2Tr/bitフラッシュ内容アドレスメモリ : Flash CAM
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 30ビットパイプラインカウンタ回路
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- キャッシュープロセッサカプッリング : 高速/高バンド幅オンチップデータキャッシュ設計法の一提案
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- 機能メモリのアーキテクチャとその並列計算への応用 2. 集積回路技術からみた機能メモリの現状と展望
- 画像処理に適した汎用プロセッサ用演算器の一検討
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式