125MHz,41.7MFLOPSベクトル浮動小数点除算器
スポンサーリンク
概要
- 論文の詳細を見る
近年グラフィック処理や数値シミュレーション等の大規模な演算処理を実行するアプリケーションにおいて、高性能な演算器が必要となっている。このためベクトル演算を高速に実行するベクトル・パイプライン・プロセッサ(VPP)[1]を開発すると共に、更に高性能な125MHz動作のVPPを開発している。ここではVPPの除算機能を実現する、浮動小数点除算器VFD(Vector Floating Divider)について報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- 290MFLOPSベクトルパイプラインプロセッサ
- 浮動小数点乗算器の実時間速度テスト方式
- 125MHz,41.7MFLOPSベクトル浮動小数点除算器
- フラッシュ連想メモリ(Flash CAM)検索センスアンプの開発
- 1Mbit 2Tr/bitフラッシュ内容アドレスメモリ : Flash CAM
- プリスケーリングを用いた高速除算手法
- システムLSIに輝かしい未来はあるか?
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 30ビットパイプラインカウンタ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- システムLSIに輝かしい未来はあるか?
- 組み込みマイコンシステム設計の現状と課題
- 組み込みマイコンシステム設計の現状と課題I
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式