LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
- FIT(電子情報通信学会・情報処理学会)推進委員会の論文
- 2002-09-13
著者
-
乾 重人
Nec Corp.
-
萩原 靖彦
Nec Corp.
-
中村 祐一
NEC C&C研究所
-
中村 祐一
Nec C&c研究所
-
中村 祐一
Nec
-
吉川 浩
Nec Corp.
-
金丸 恵祐
NEC Corp.
関連論文
- 290MFLOPSベクトルパイプラインプロセッサ
- 浮動小数点乗算器の実時間速度テスト方式
- 125MHz,41.7MFLOPSベクトル浮動小数点除算器
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- プリスケーリングを用いた高速除算手法
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- FUSION2000による論理合成
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- トランジスタレベル等価性検証ツールEVERY7SPの開発
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 遅延を考慮した構造化による遅延最適化手法
- 組み込みマイコンシステム設計の現状と課題
- 組み込みマイコンシステム設計の現状と課題I
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法
- グループ署名回路のクラウドサーバ/クライアント向け実装方法(招待講演)