大規模多段論理回路の高速最小化手法
スポンサーリンク
概要
- 論文の詳細を見る
大規模回路の高速、高性能な最小化を実現する推移含意グラフの構成とその最小化への適用法について述べる。実用大規模回路における実験により、本手法の有効性を実証する。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
-
中村 祐一
NEC C&C研究所
-
若林 一敏
Nec C&cメディア研究所
-
若林 一敏
Nec C&c研究所
-
中村 祐一
Nec C&c研究所
-
藤田 友之
日本電気(株)
-
藤田 友之
Nec C&c研究所
-
湯口 雅之
NEC C&C研究所
-
湯口 雅之
Nec C&c研究所
関連論文
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- PROCEED-DRAW回路図エディタ
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- TU/VTポインタ処理LSIへの機能合成の適用
- 機能合成システムCyber : 時分割多重処理用回路の合成
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- 機能合成システム Cyber : システム構成とコントロール・データフロー処理
- VLSI設計における最適化算法
- 条件分岐に対する演算器の共用と制御論理生成の一手法
- 複雑な制御構造を持つアルゴリズムからの高速なステートマシン合成手法
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- Varchsyn(1) : 論理合成システムの全体構成
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 「形式的手法を用いた実用検証システム」 : 汎用機、スーパーコン、EWSの回路検証に全面適用
- 論理回路フォーマル検証システムCondorの多値論理対応について
- ゲートアレイ/CBICレイアウトシステムGALET(1) : システム概要
- 信号値の変化に着目したテスト生成手法
- VLSIライブラリ回路選択における知識処理手法 (VLSI設計におけるAI技術の活用)
- PROCEED-DEX機能マクロ選択エキスパートシステム
- 電気系EWSシステムPROCEEDの概要
- ルールの最適選択機能を備えた知識処理ツール : Expert Essence
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 機能合成における変数のビット幅最適化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 暗号 ポストモダンの情報セキュリティ 辻井重男(著):"暗号 ポストモダンの情報セキュリティ", 講談社(選書メチエ) (1996-04); B6判, 定価 1,500円
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法
- コンディションベクタを用いたコンパイラの最適化
- 動作レベルのC記述に基づく高位合成・検証手法と開発事例
- Cベースのハードウェア設計方法論 : 機能合成システム Cyber による設計事例を通して()
- Cベースのハードウェア設計方法論 : 機能合成システムCyberによる設計事例を通して ()
- 機能論理設計,レイアウト設計での工夫--HDLをどう正しく記述するか,ASIC機能の合成は可能か? (先端キ-ワ-ドでひもとく最新技術--多感なエレクトロニクス-1-) -- (LSIの最適設計はどこまで可能か?)