機能合成における変数のビット幅最適化手法
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2000-03-07
著者
-
若林 一敏
日本電気株式会社
-
若林 一敏
Nec C&cメディア研究所
-
若林 一敏
日本電気株式会社 C&c メディア研究所
-
若林 一敏
Nec C&c研究所
-
高橋 渡
Necマルチメディア研究所
-
高橋 渡
日本電気株式会社 C&C メディア研究所
関連論文
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- TU/VTポインタ処理LSIへの機能合成の適用
- 機能合成システムCyber : 時分割多重処理用回路の合成
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- 機能合成システム Cyber : システム構成とコントロール・データフロー処理
- VLSI設計における最適化算法
- 条件分岐に対する演算器の共用と制御論理生成の一手法
- 複雑な制御構造を持つアルゴリズムからの高速なステートマシン合成手法
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- Varchsyn(1) : 論理合成システムの全体構成
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 「形式的手法を用いた実用検証システム」 : 汎用機、スーパーコン、EWSの回路検証に全面適用
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 非同期式VLSI設計用CADシステムの提案
- 非同期式VLSI設計用CADシステムの提案
- 機能合成における変数のビット幅最適化手法
- パルス駆動型非同期式論理回路のためのレジスタモデル
- パルス論理における非同期式レジスタ間データ転送
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- コンディションベクタを用いたコンパイラの最適化
- 動作レベルのC記述に基づく高位合成・検証手法と開発事例
- Cベースのハードウェア設計方法論 : 機能合成システム Cyber による設計事例を通して()
- Cベースのハードウェア設計方法論 : 機能合成システムCyberによる設計事例を通して ()
- 機能論理設計,レイアウト設計での工夫--HDLをどう正しく記述するか,ASIC機能の合成は可能か? (先端キ-ワ-ドでひもとく最新技術--多感なエレクトロニクス-1-) -- (LSIの最適設計はどこまで可能か?)
- 不完全ネストループに対するループパイプライン(暗号と高位設計,システムオンシリコンを支える設計技術)
- 2.4 耐ソフトエラー再構成可能アーキテクチャ(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
- 動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討(リコンフィギャラブルアーキテクチャ/デバイス,リコンフィギャラブルシステム,一般)
- 不完全ネストループに対するループパイプライン