Varchsyn(5) : 論理多段化手法
スポンサーリンク
概要
- 論文の詳細を見る
論理合成システムVarchsynにおいては、テクノロジ独立な回路規模の最小化に論理多段化を用いている。論理多段化は回路の論理的に共通な部分を抽出して回路規模を減少させていく最小化手法である。Varchsynの論理多段化は、対称関数の考慮、論理式の否定を考慮したプール代数的多段化を短い処理時間で実行することができる。本稿では、この論理多段化手法、及びベンチマークデータを用いたVarchsyn上での評価結果について述べる。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
中村 祐一
NECシステムIPコア研究所
-
若林 一敏
NEC
-
若林 一敏
Nec C&cメディア研究所
-
前田 直孝
NEC
-
中村 祐一
Nec C&c研究所
-
中村 祐一
Nec
-
藤田 友之
日本電気(株)
-
吉川 浩
Nec Corp.
-
藤田 友之
NEC
-
吉川 浩
Nec(株)
-
吉川 浩
Nec
関連論文
- パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
- クロックスキューを吸収するラッチ設計の設計フロー
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- Varchsyn(8) : タイミング最適化II
- Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
- スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
- スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
- パスディレイテストを用いた部分パス遅延値推定手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- Varchsyn(2) : VHDLからの合成
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- TU/VTポインタ処理LSIへの機能合成の適用
- 機能合成システムCyber : 時分割多重処理用回路の合成
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- 機能合成システム Cyber : システム構成とコントロール・データフロー処理
- VLSI設計における最適化算法
- 条件分岐に対する演算器の共用と制御論理生成の一手法
- 複雑な制御構造を持つアルゴリズムからの高速なステートマシン合成手法
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- タイミング設計問題の分析
- Partial Collapsingを用いた遅延最小化の一手法
- Partial Collapsingを用いた遅延最小化の一手法
- FPGAを利用したHW/SW協調検証(システム設計及び一般)
- FPGAを利用したHW/SW協調検証(システム設計及び一般)
- FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
- FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
- FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
- A-1-20 バス接続された複数FPGAエミュレーションシステムにおける複数クロックに対応した通信手法(A-1.回路とシステム,一般講演)
- AS-3-1 FPGAを利用したLDPCの評価システム(AS-3. LDPCの基礎と応用理論, 基礎・境界)
- A-3-3 FPGAと多機能デバッガによるカスタムプロセッサの検証手法(A-3. VLSI設計技術)
- FPGAとPCの連携によるSystem On a Chipの検証手法
- FPGAとPCの連携によるSystem On a Chipの検証手法
- FPGAとPCの運携によるSystem On a Chipの検証手法(FPGAとその応用及び一般)
- アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- Varchsyn(6) : タイミング解析
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 「形式的手法を用いた実用検証システム」 : 汎用機、スーパーコン、EWSの回路検証に全面適用
- ラッチ設計を使ったホールドエラー補償手法
- ラッチ設計を使ったホールドエラー補償手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 機能合成における変数のビット幅最適化手法
- 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良(グラフ,ペトリ,ニューラルネット及び一般)
- 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良(グラフ,ペトリ,ニューラルネット及び一般)
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良
- 階層間のバジェットを不要にする階層設計手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- コンディションベクタを用いたコンパイラの最適化
- クロック信号におけるばらつきが測定不要なデスキュー手法
- 離散遅延値を持つPDEを用いたクロックデスキュー手法(システム設計及び一般)
- 離散遅延値を持つPDEを用いたクロックデスキュー手法(検証/最適化,システム設計及び一般)
- Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- A-3-5 オープン・ソース開発環境を利用した組込機器のリモート・デバッグおよび性能測定環境(A-3.VLSI設計技術,一般講演)
- 動作レベルのC記述に基づく高位合成・検証手法と開発事例
- Cベースのハードウェア設計方法論 : 機能合成システム Cyber による設計事例を通して()
- Cベースのハードウェア設計方法論 : 機能合成システムCyberによる設計事例を通して ()
- 機能論理設計,レイアウト設計での工夫--HDLをどう正しく記述するか,ASIC機能の合成は可能か? (先端キ-ワ-ドでひもとく最新技術--多感なエレクトロニクス-1-) -- (LSIの最適設計はどこまで可能か?)
- 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- パスディレイテストを用いた部分パス遅延値推定手法(DFM,システムオンシリコンを支える設計技術)
- 組み込みシステムの機能・性能検証手法(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
- A-3-5 オープン・ソース開発環境向け組込み機器向けリモート性能測定機構(A-3.VLSI設計技術,一般講演)
- AK-2-2 機能シミュレータ(AK-2.SoCを支える最新EDA技術,ソサイエティ特別企画,ソサイエティ企画)
- 第2回 組込みシステム開発環境(講座 画像処理技術者のための組込み入門)
- グラフ後方依存への重み付けによるマルチコアタスク配置手法
- グラフ後方依存への重み付けによるマルチコアタスク配置手法
- Network On Chipのリコンフィギュアブルレイアウト(再構成回路,物理設計及び一般)
- カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)
- グラフ後方依存への重み付けによるマルチコアタスク配置手法(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
- グラフ後方依存への重み付けによるマルチコアタスク配置手法(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
- AS-4-1 組込みシステムにおける検証の課題(ソフトウェアのテストと検証,AS-4.組込みシステムの形式的手法,シンポジウム)
- 9.2 FLEC : 形式的検証ツール(第9章:テストカバレッジ,ディペンダブルVLSIシステム)