Varchsyn(2) : VHDLからの合成
スポンサーリンク
概要
- 論文の詳細を見る
デジタルシステムのハードウェア設計においてトップダウン設計は最も重要な役割を担っている。その中でも論理合成は中核となる技術で、近年様々なハードウェア記述言語からの論理合成システムが発表されている。1987年にIEEEで標準化されたハードウェア記述言語VHDLは、全世界的な標準言語になりつつある。論理合成システムVarchsynはVHDLを入力し合成することができる。本稿では、論理合成システムVarchsynにおけるVDHLからの合成技術について報告する。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
淺香 俊治
NEC
-
河原林 政道
NEC
-
前田 直孝
NEC
-
佐藤 克也
Necアイシーマイコンシステム(株)
-
水嶋 紀子
NEC
-
河原林 政道
NEC ULSIシステム開発研究所
-
河原林 政道
Nec Ulsiシステム開発研
関連論文
- Varchsyn(8) : タイミング最適化II
- Varchsyn(2) : VHDLからの合成
- RACOON : 機能設計支援システム
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- タイミング設計問題の分析
- 配線抵抗を考慮した遅延最適化手法
- Partial Collapsingを用いた遅延最小化の一手法
- Partial Collapsingを用いた遅延最小化の一手法
- 論理合成を用いた低消費電力回路への自動変換手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- Varchsyn(6) : タイミング解析