Varchsyn(7) : タイミング最適化I
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではVarchsynにおけるテクノロジー独立なレベルでのタイミング最適化手法について説明する。シャノン展開による手法とグローバルフローによる手法について述べ、評価結果を示す。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
関連論文
- Varchsyn(8) : タイミング最適化II
- FUSION2000による論理合成
- Varchsyn(2) : VHDLからの合成
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- ドミノ論理合成の提案
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- 設計情報管理システム『DOLPHIN』における品種データ管理
- タイミング設計問題の分析
- 論理合成後の論理回路図生成の一手法
- 統合論理設計支援システムILOSにおける回路図自動発生 : LODAC2
- Partial Collapsingを用いた遅延最小化の一手法
- Partial Collapsingを用いた遅延最小化の一手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- Varchsyn(6) : タイミング解析
- 機能設計支援システムOZにおける表現記法
- 機能設計支援システムOZにおける階層設計手法
- 統合論理設計支援システムILOSにおける論理合成 : FUSION
- 統合論理設計支援システムILOSにおける自動接続・最適化 : CC
- 統合論理設計支援システムILOSの概要
- 階層設計における遅延制約情報の自動算出手法