階層設計における遅延制約情報の自動算出手法

スポンサーリンク

概要

論文の詳細を見る
近年、ますます大規模化するLSIの開発において、階層設計法は必要不可欠なものとなりつつある。この階層設計において遅延を考慮しながら論理合成を行う場合には、各階層の設計単位(以後、サブサーキットと記す)毎に遅延制約は定め、その制約内に遅延を収めるよう設計を進めることになる。今回提案する遅延制約情報の自動算出手法は、階層表現されたネットリストと、チップレベルに展開された(以後、チップ・フラットと記す)遅延情報とから、各サブサーキット内の論理は、どの程度最適化可能かを考慮して、各サブサーキットの遅延制約を自動で作成することを特徴としている。これにより、遅延制約のメンテナンス・フリーを実現し、効率的な遅延を考慮した階層設計を実現できた。本稿ではその概要を報告する。
1995-03-15

著者

関連論文

もっと見る

スポンサーリンク