故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
スポンサーリンク
概要
- 論文の詳細を見る
LSIの高密度化・微細化が進むにつれて、電子ビーム(EB)プローブによる故障診断が困難になって来ている。故障診断の作業を減らすために、事前に出来るだけ狭い範囲にまで故障箇所を絞り込んでおく必要がある。これまでにも、テスターでのエラー状況と故障シミュレータなどを用いた故障の絞り込み手法が報告されているが、ゲートや機能ブロック内部に故障があった場合、故障による振る舞いが一致しないため正しい絞り込みが出来なかった。今回提案する手法は、各ゲートや機能ブロックの出カピンに縮退故障を定義して故障シミュレーションすることで、ゲートや機能ブロック内部の故障を絞り込むものである。本手法を紹介し、本手法を組み込んだシステムでの試行結果から有効性を示す。
- 一般社団法人情報処理学会の論文
- 1995-05-26
著者
-
桑原 教雄
NECソフトウェア北陸
-
木村 敬
北陸日本電気ソフトウェア(株)
-
桑原 教雄
北陸日本電気ソフトウェア(株)
-
買手 巧
北陸日本電気ソフトウェア(株)
-
下野 武志
日本電気(株)
-
勘田 芳正
NECソフトウェア北陸
-
木村 敬
NECソフトウェア北陸
-
買手 巧
NECソフトウェア北陸
関連論文
- PWBレイアウトシステムにおけるタイミングを考慮したクロストークチェック手法
- 高性能なLSI開発におけるテスト容易化設計の一手法
- EWS上の高性能テストDAシステムHIPER(2) : スキャンATG及び故障シミュレータ
- EWS上の高性能テストDAシステムHIPER(1) : エラーパタン自動修正機能シミュレータ
- 回路分割を用いた大規模回路のテストパタン生成法(I)
- プリント基板レイアウトシステム(ALPHEUS)の対話型配線及び検証
- プリント基板レイアウトシステム(ALPHEUS)の自動配線
- プリント基板レイアウトシステム(ALPHEUS)の概要
- PLANET : 対話型ライブラリ編集機能 : LIBARTサブシステム
- ブロック内配線を考慮した遅延時間算出手法
- 階層を考慮した外部端子割り付け手法
- 故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
- 回路分割を用いた大規模回路のテストパタン生成法(II)
- LSIにおける信号の動作タイミングを考慮したクロストーク検出手法
- 階層設計における遅延制約情報の自動算出手法
- A-3-7 回路分割分散テスト生成の高速化手法
- PLD混在装置設計支援システム