高性能なLSI開発におけるテスト容易化設計の一手法
スポンサーリンク
概要
- 論文の詳細を見る
近年のCMOSテクノロジの進歩は目覚ましく、スーパーコンピュータや汎用大型コンピュータの領域においてもプロセッサの1チップ化が可能になってきた。反面、回路規模の増大や高速化の追及により、1チッププロセッサに代表されるような高性能LSIのテストは、益々その難度を増している。本稿では、このような高性能LSI開発に対して、テスト容易化設計を効率良く実施する手法について報告する。
- 一般社団法人情報処理学会の論文
- 1995-03-15
著者
関連論文
- 高性能なLSI開発におけるテスト容易化設計の一手法
- EWS上の高性能テストDAシステムHIPER(2) : スキャンATG及び故障シミュレータ
- EWS上の高性能テストDAシステムHIPER(1) : エラーパタン自動修正機能シミュレータ
- 回路分割を用いた大規模回路のテストパタン生成法(I)
- 故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
- 回路分割を用いた大規模回路のテストパタン生成法(II)