回路分割を用いた大規模回路のテストパタン生成法(II)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、大規模回路に対してスキャンパスを利用した回路分割を行い、テストパタンを作成する手法のうち、各分割回路ごとにテストパタンを作成する手段と、それらをまとめて回路全体のテストパタンを作成する手段について述べる。
- 一般社団法人情報処理学会の論文
- 1990-03-14
著者
関連論文
- 高性能なLSI開発におけるテスト容易化設計の一手法
- EWS上の高性能テストDAシステムHIPER(2) : スキャンATG及び故障シミュレータ
- EWS上の高性能テストDAシステムHIPER(1) : エラーパタン自動修正機能シミュレータ
- 回路分割を用いた大規模回路のテストパタン生成法(I)
- 故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
- 回路分割を用いた大規模回路のテストパタン生成法(II)
- PLD混在装置設計支援システム