回路分割を用いた大規模回路のテストパタン生成法(I)

スポンサーリンク

概要

• 論文の詳細を見る

• 近年のLSIの高集積化とMCP(マルチ・チップ・パッケージ)の大型化により、試験対象回路規模が100万ゲートのオーダーに達し、テストパタンの作成が困難になりつつある。以下では、これに対処するための、試験対象回路の分割を行うアプローチを報告する。まず、MCPの単体試験の主目的がMCPにLSIを搭載する際の製造不良を検出・診断することと考える。そこで、LSIとMCPの接続部、すなわち、LSIのピンを含む回路をMCP回路から切り出し、このLSIピンを含む回路に対して、スキャンを利用した自動テストパタン生成を行う方法をとる。一方、LSI内で閉じている回路についてはLSIのテストパタンを流用する。本論文では、LSIピンを含む回路の分割方法とその特徴を報告する。

• 一般社団法人情報処理学会の論文
• 1990-03-14

著者

• 小沢 明

  北陸日本電気ソフトウェア(株)

• 買手 巧

  北陸日本電気ソフトウェア(株)

• 下野 武志

  日本電気(株)

• 勘田 芳正

  北陸日本電気ソフトウェア(株)

• 買手 巧

  日本電気(株)

• 勘田 芳正

  NECソフトウェア北陸

関連論文

• 高性能なLSI開発におけるテスト容易化設計の一手法
• EWS上の高性能テストDAシステムHIPER(2) : スキャンATG及び故障シミュレータ
• EWS上の高性能テストDAシステムHIPER(1) : エラーパタン自動修正機能シミュレータ
• 回路分割を用いた大規模回路のテストパタン生成法(I)
• 故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
• 回路分割を用いた大規模回路のテストパタン生成法(II)
• A-3-7 回路分割分散テスト生成の高速化手法
• PLD混在装置設計支援システム

スポンサーリンク