A-3-7 回路分割分散テスト生成の高速化手法
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1999-03-08
著者
関連論文
- EWS上の高性能テストDAシステムHIPER(2) : スキャンATG及び故障シミュレータ
- EWS上の高性能テストDAシステムHIPER(1) : エラーパタン自動修正機能シミュレータ
- 回路分割を用いた大規模回路のテストパタン生成法(I)
- 故障シミュレータを用いたゲート/機能ブロック内部の故障絞り込み
- 信号値の変化に着目したテスト生成手法
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- A-3-8 遅延を考慮したRTレベルフルスキャン手法
- A-3-7 回路分割分散テスト生成の高速化手法
- パーシャルスキャンテストにおけるFF選択手法の評価
- I_テスト用パタン選択の一手法
- CMOS回路に適したBIST用テストパターン発生器