A-3-8 遅延を考慮したRTレベルフルスキャン手法

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 1999-03-08

著者

• 吉田 正昭

  日本電気(株)

• 袖 宏治

  北陸日本電気ソフトウェア(株)

• 埜田 健治

  日本電気(株)

• 浅香 俊治

  日本電気(株)

関連論文

• ハードウエア手法とソフトウエア手法を利用したIDDQテスト
• ハードウエア手法とソフトウエア手法を利用したIDDQテスト
• A-3-8 遅延を考慮したRTレベルフルスキャン手法
• A-3-7 回路分割分散テスト生成の高速化手法
• パーシャルスキャンテストにおけるFF選択手法の評価
• I_テスト用パタン選択の一手法
• CMOS回路に適したBIST用テストパターン発生器

スポンサーリンク