パーシャルスキャンテストにおけるFF選択手法の評価
スポンサーリンク
概要
- 論文の詳細を見る
LSIのテスト容易化設計の一手法として、スキャンパステストが広く普及している。スキャンパステストは、全てのFFをスキャン化するフルスキャン設計と、一部のFFをスキャン化するパーシャルスキャン設計とがあるが、パーシャルスキャンの場合、順序回路に対するテストパタン生成が必要であり、フルスキャンの様に高い故障検出率を得る事が難しい。パーシャルスキャン設計におけるテストパタン生成の複雑さは、スキャン化するFFの選択法に依存している。本稿では、パーシャルスキャン設計におけるFF選択に関し幾つかの方法を用いて実回路による実験を行い、それらの実用性を評価した結果を報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
関連論文
- 信号値の変化に着目したテスト生成手法
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- A-3-8 遅延を考慮したRTレベルフルスキャン手法
- A-3-7 回路分割分散テスト生成の高速化手法
- パーシャルスキャンテストにおけるFF選択手法の評価
- I_テスト用パタン選択の一手法
- CMOS回路に適したBIST用テストパターン発生器