I_<DDQ>テスト用パタン選択の一手法
スポンサーリンク
概要
- 論文の詳細を見る
LSIの大規模化・複雑化に伴い、テストの困難性は増す一方で、通常の電圧テスト以外にも新たなテスト手法が研究・導入されてきている。その1つとして、CMOS回路において静止状態での電源電流(I_<DDQ>)を測定して故障の有無を判定するI_<DDQ>テストが注目されている。I_<DDQ>テストは、電源電流測定で故障検出するため、回路内の故障を出力に伝搬する必要がない。しかし、電流測定には時間がかかるため、テス卜時間を考えると、電流を測定する回数をできるだけ少くしなければならない。本稿では、ファンクションテスト用のパタンから、I_<DDQ>の測定ポイントをユーザの指定数分選択する一手法を提案する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- 信号値の変化に着目したテスト生成手法
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- ハードウエア手法とソフトウエア手法を利用したIDDQテスト
- A-3-8 遅延を考慮したRTレベルフルスキャン手法
- A-3-7 回路分割分散テスト生成の高速化手法
- パーシャルスキャンテストにおけるFF選択手法の評価
- I_テスト用パタン選択の一手法
- CMOS回路に適したBIST用テストパターン発生器