統合論理設計支援システムILOSにおける回路図自動発生 : LODAC2
スポンサーリンク
概要
- 論文の詳細を見る
高性能な装置の設計においては、論理変換や論理合成等で自動変換や自動生成した回路の結果確認や人手修正を行なう必要がある。この場合、変換生成後の回路に対応する回路図の見易さは必要不可欠である。本論文では、統合論理設計支援システムILOSにおける自動回路図発生フェーズLODAC2について述べる。
- 一般社団法人情報処理学会の論文
- 1989-03-15
著者
関連論文
- Varchsyn(7) : タイミング最適化I
- 設計情報管理システム『DOLPHIN』における品種データ管理
- PROCEED-LSE論理シミュレーション専用エンジン
- ブロック内配線を考慮した遅延時間算出手法
- 論理合成後の論理回路図生成の一手法
- 統合論理設計支援システムILOSにおける回路図自動発生 : LODAC2
- 機能設計支援システムOZにおける表現記法
- 機能設計支援システムOZにおける階層設計手法
- 統合論理設計支援システムILOSにおける論理合成 : FUSION
- 統合論理設計支援システムILOSにおける自動接続・最適化 : CC
- 統合論理設計支援システムILOSの概要