論理合成後の論理回路図生成の一手法
スポンサーリンク
概要
- 論文の詳細を見る
近年、論理回路をハードウェア記述言語により自動生成するシステムが実用化されている。日本電気のコンピュータ設計ではFDL(Functional Description Language)記述に基づくシスムを実用化している。論理回路を自動生成した場合に論理合成結果の確認、FDL記述修正時の論理回路の確認および論理回路の一部を回路図上で手直しする等の場合にそなえ論理回路図を出力するシステムが必要である。本論文では、FDL記述を参照することで結果確認しやすい回路図、手直ししやすい回路図を自動生成できたので報告する。
- 一般社団法人情報処理学会の論文
- 1990-03-14
著者
関連論文
- Varchsyn(7) : タイミング最適化I
- 設計情報管理システム『DOLPHIN』における品種データ管理
- PROCEED-LSE論理シミュレーション専用エンジン
- ブロック内配線を考慮した遅延時間算出手法
- 論理合成後の論理回路図生成の一手法
- 統合論理設計支援システムILOSにおける回路図自動発生 : LODAC2
- 機能設計支援システムOZにおける表現記法
- 機能設計支援システムOZにおける階層設計手法
- 統合論理設計支援システムILOSにおける論理合成 : FUSION
- 統合論理設計支援システムILOSにおける自動接続・最適化 : CC
- 統合論理設計支援システムILOSの概要