Varchsyn(3) : HDL記述からの演算シェアリング手法
スポンサーリンク
概要
- 論文の詳細を見る
Varchsynでは、演算器のうち同時には使用されないものを共有し、演算器の入出力を切替えながら利用することによって、演算器数を削減し面積最小化を行なっている。同様の機構は、PISYN,Cyber等の機能合成システムでも実現されているが、Varchsynの演算器共有部ではVHDL言語記述レベルでの演算器共有を実現している。本稿では、演算器共有に伴って生成されるマルチプレクサ(MUX)を最小にする演算器共有をVHDL言語記述レベルで実現する手法について述べる。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
-
伊藤 義行
NEC
-
若林 一敏
NEC
-
若林 一敏
Nec C&cメディア研究所
-
若林 一敏
日本電気株式会社 C&c メディア研究所
-
若林 一敏
Nec C&c研究所
-
若林 一敏
日本電気 (株) C & C システム研究所
-
前田 直孝
NEC
-
伊藤 義行
NEC C&Cメディア研究所
-
藤田 友之
日本電気(株)
-
古林 紀哉
NEC
-
藤田 友之
NEC
-
古林 紀哉
Nec C&c研究所
関連論文
- オペレーティングシステムインターフェースを使ったプロセッサモデルのRTLシミュレーション手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- Varchsyn(8) : タイミング最適化II
- MUSCATにおける混在スレッド実行方式の検討
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- Varchsyn(2) : VHDLからの合成
- PROCEED-DRAW回路図エディタ
- TU/VTポインタ処理LSIへの機能合成の適用
- 機能合成システムCyber : 時分割多重処理用回路の合成
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- 機能合成システム Cyber : システム構成とコントロール・データフロー処理
- VLSI設計における最適化算法
- 条件分岐に対する演算器の共用と制御論理生成の一手法
- 複雑な制御構造を持つアルゴリズムからの高速なステートマシン合成手法
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- タイミング設計問題の分析
- Partial Collapsingを用いた遅延最小化の一手法
- Partial Collapsingを用いた遅延最小化の一手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- Varchsyn(6) : タイミング解析
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 「形式的手法を用いた実用検証システム」 : 汎用機、スーパーコン、EWSの回路検証に全面適用
- 論理回路フォーマル検証システムCondorの多値論理対応について
- ゲートアレイ/CBICレイアウトシステムGALET(1) : システム概要
- 信号値の変化に着目したテスト生成手法
- VLSIライブラリ回路選択における知識処理手法 (VLSI設計におけるAI技術の活用)
- PROCEED-DEX機能マクロ選択エキスパートシステム
- 電気系EWSシステムPROCEEDの概要
- ルールの最適選択機能を備えた知識処理ツール : Expert Essence
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 機能合成における変数のビット幅最適化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- コンディションベクタを用いたコンパイラの最適化
- 組合せ論理回路の遅延解析のためのデｰタ構造
- 動作レベルのC記述に基づく高位合成・検証手法と開発事例
- Cベースのハードウェア設計方法論 : 機能合成システム Cyber による設計事例を通して()
- Cベースのハードウェア設計方法論 : 機能合成システムCyberによる設計事例を通して ()
- 機能論理設計,レイアウト設計での工夫--HDLをどう正しく記述するか,ASIC機能の合成は可能か? (先端キ-ワ-ドでひもとく最新技術--多感なエレクトロニクス-1-) -- (LSIの最適設計はどこまで可能か?)
- 9.2 FLEC : 形式的検証ツール(第9章:テストカバレッジ,ディペンダブルVLSIシステム)