Partial Collapsingを用いた遅延最小化の一手法
スポンサーリンク
概要
- 論文の詳細を見る
遅延最小化法には、テクノロジ依存レベルのトリーマッピング、バッファリングによる手法と、テクノロジ独立レベルで論理段数を削減するパーシャルコラップシングによる手法がある。本稿では従来のパーシャルコラップシングをテクノロジ依存レベルへも適用可能なように発展させた手法を提案する。本手法はすべてのクラスタをコラップシングせず、最大クリティカルパス上のクラスタのみコラップシングすることで効率良く遅延を最小化できた。論理合成システムVarchsyn上に搭載したところ、実設計回路に対して従来の最適化手法のみを適用するのに比較して最大36%、平均6%の遅延が改善した。また、テクノロジ独立レベルより、テクノロジ依存レベルに適用した方が遅延最小化性能が良く、両レベルへ適用した場合更に結果が良くなることが確認できた。
- 社団法人電子情報通信学会の論文
- 1993-12-16
著者
-
佐藤 光一
Nec Ulsiシステム開発研究所
-
前田 直孝
NEC
-
江村 秀之
Nec Ulsiシステム開発研究所
-
河原林 政道
NEC ULSIシステム開発研究所
-
佐藤 光一
NECULSIシステム開発研究所
-
河原林 政道
NECULSIシステム開発研究所
-
江村 秀之
NECULSIシステム開発研究所
-
前田 直横
NECULSIシステム開発研究所
関連論文
- Varchsyn(8) : タイミング最適化II
- Varchsyn(2) : VHDLからの合成
- RACOON : 機能設計支援システム
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- Varchsyn(7) : タイミング最適化I
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- タイミング設計問題の分析
- 配線抵抗を考慮した遅延最適化手法
- Partial Collapsingを用いた遅延最小化の一手法
- Partial Collapsingを用いた遅延最小化の一手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- Varchsyn(6) : タイミング解析