論理合成を用いた低消費電力回路への自動変換手法
スポンサーリンク
概要
- 論文の詳細を見る
LSIの低電力化のため、フリップフロップがデータを更新しない間、更新するか否かを制御する信号を用いてクロックを止める回路構成(以降 ゲーテッドクロックと呼ぶ)を用いている。今回我々は、この制御信号(以降Enableと呼ぶ)に着目し、Enableオフ時には自フリップフロップの出力をデータ入力に帰還する回路(以降Recirculation Logicと呼ぶ)を、クロック側に制御回路を挿入したゲーテッドクロック回路に自動変換する手法を提案する。本手法により、HDL等を用いたRTL設計段階では低電力化を意識せず、1相同期回路設計が可能であり、さらに複数のRecirculation Logicに使用されるセレクタが一つのクロック制御回路に変換されるため回路規模が削減できる。
- 1997-05-23
著者
関連論文
- Varchsyn(8) : タイミング最適化II
- Varchsyn(2) : VHDLからの合成
- 時分割Reed-Solomon復号器を用いた10.7Gb/s FEC CODECLSI
- A-74 テストベンチ設計支援システム(A-3. VLSI設計技術,一般講演)
- 論理合成を用いた低消費電力回路への自動変換手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成
- バウンダリスキャンテストの伝送装置への適用
- C-12-16 10Gb/s誤り訂正LSIの開発
- PKG自動テスト方式のテストコストに関する一考察 : ファンクションテスト、インサーキットテスト方式と比較したバウンダリスキャン方式
- テストベンチ設計支援システム
- 階層展開を制御する論理合成用知的シエル
- LSI端子配置のための編集・検証システム