河原林 政道 | Nec Ulsiシステム開発研
スポンサーリンク
概要
関連著者
-
河原林 政道
NEC ULSIシステム開発研究所
-
河原林 政道
Nec Ulsiシステム開発研
-
前田 直孝
NEC
-
河原林 政道
NEC
-
江村 秀之
Nec Ulsiシステム開発研究所
-
佐藤 光一
Nec Ulsiシステム開発研究所
-
淺香 俊治
NEC
-
佐藤 克也
Necアイシーマイコンシステム(株)
-
河原林 政道
日本電気(株)
-
藤田 悟
NEC情報通信メディア研究本部
-
藤田 悟
法政大学情報科学部ディジタルメディア学科
-
藤田 悟
Nec C&c研究所
-
若林 一敏
NEC
-
若林 一敏
Nec C&cメディア研究所
-
山之内 徹
日本電気(株)
-
松田 裕幸
日本電気技術情報システム開発(株)
-
渡辺 正信
日本電気(株)
-
江村 秀之
NEC
-
岩本 雅彦
日本電気(株)C&Cシステム研究所
-
渡辺 正信
Nec 流通サービス業システム開発本部
-
山之内 徹
Nec C&c研究所
-
山之内 徹
Nec マイコンソフト開発環境研究所:nec C&c研究所
-
江村 秀之
NECエレクトロニクス
-
一柳 洋
NEC
-
水嶋 紀子
NEC
-
村越 昌博
日本電気(株)
-
渡邊 祐子
日本電気(株)
-
福田 博之
日本電気(株)
-
堺 茂樹
日本電気(株)
-
佐藤 克也
日本電気 アイシーマイコンシステム(株)
-
山内 尚
Nec
-
前田 直孝
日本電気(株)
-
前田 直孝
NEC ULSIシステム開発研究所
-
中村 敦資
NEC
-
浅香 俊治
NEC
-
西口 信行
NEC
-
岩本 雅彦
日本電気(株)
著作論文
- Varchsyn(8) : タイミング最適化II
- Varchsyn(2) : VHDLからの合成
- RACOON : 機能設計支援システム
- タイミング設計問題の分析
- 配線抵抗を考慮した遅延最適化手法
- Partial Collapsingを用いた遅延最小化の一手法
- リタイミング機能による遅延最適化
- Varchsyn(1) : 論理合成システムの全体構成