FPGAとPCの連携によるSystem On a Chipの検証手法

スポンサーリンク

概要

論文の詳細を見る
本稿では、System on a Chip (SoC)のシステム検証手法を提案する。提案手法はFPGAを使ったHWベースのモデリング手法とPC上のソフトウエアによるモデリング手段を組み合わせることによって、全体をFPGAでモデリング化するフルチップエミュレータより少ないFPGAの個数で構成できるため安価で、全体を計算機上のソフトウェアシミュレーションでモデル化する場合と比べて高速に実行することができる。FPGAとPCを通信する回路は単純な直接接続になっており、FPGAとPCにモデル化した回路構造に依存しない。また、この通信回路の構成を変更することによってさまざまなFPGAとPCの協調手法が実現できる。3つのLSI設計においてこの検証手法を適用した結果、3個のFPGAで0.5MHzから16MHzの動作周波数でのシステム検証を行なうことができた。
社団法人電子情報通信学会の論文
2003-01-21

著者

関連論文

もっと見る

スポンサーリンク