AS-4-1 組込みシステムにおける検証の課題(ソフトウェアのテストと検証,AS-4.組込みシステムの形式的手法,シンポジウム)

スポンサーリンク

概要

• 論文の詳細を見る
• 一般社団法人電子情報通信学会の論文
• 2007-08-29

著者

• 中村 祐一

  NECシステムIPコア研究所

• 中村 祐一

  Nec システムipコア研

関連論文

• パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
• クロックスキューを吸収するラッチ設計の設計フロー
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• 時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム
• Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
• スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
• スキュー耐性の高い高効率Holdエラー補償手法(一般,ネットワーク,通信のための信号処理及び一般)
• パスディレイテストを用いた部分パス遅延値推定手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
• Varchsyn(5) : 論理多段化手法
• FPGAを利用したHW/SW協調検証(システム設計及び一般)
• FPGAを利用したHW/SW協調検証(システム設計及び一般)
• FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
• FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
• FPGAを使ったプロセッサ検証の教育システム(通信のための信号処理,符号理論,一般)
• A-1-20 バス接続された複数FPGAエミュレーションシステムにおける複数クロックに対応した通信手法(A-1.回路とシステム,一般講演)
• AS-3-1 FPGAを利用したLDPCの評価システム(AS-3. LDPCの基礎と応用理論, 基礎・境界)
• A-3-3 FPGAと多機能デバッガによるカスタムプロセッサの検証手法(A-3. VLSI設計技術)
• FPGAとPCの連携によるSystem On a Chipの検証手法
• FPGAとPCの連携によるSystem On a Chipの検証手法
• FPGAとPCの運携によるSystem On a Chipの検証手法(FPGAとその応用及び一般)
• アルゴリズムから専用LSIの仕様設計を行う補佐支援システムの構築(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 回路構成の小変更に即した再配置手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
• ラッチ設計を使ったホールドエラー補償手法
• ラッチ設計を使ったホールドエラー補償手法
• 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良(グラフ,ペトリ,ニューラルネット及び一般)
• 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良(グラフ,ペトリ,ニューラルネット及び一般)
• 階層間遅延調整を不要化階層設計手法の超大規模回路に対する改良
• 階層間のバジェットを不要にする階層設計手法
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
• クロック信号におけるばらつきが測定不要なデスキュー手法
• 離散遅延値を持つPDEを用いたクロックデスキュー手法(システム設計及び一般)
• 離散遅延値を持つPDEを用いたクロックデスキュー手法(検証/最適化,システム設計及び一般)
• 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 統計的推定を用いたクロックデスキューに対する一手法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• AS-1-6 製造ばらつきに対応したクロックデスキュー手法とその良品化率に関する考察(AS-1.組合せアルゴリズム,シンポジウム)
• Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• Eclipse上に実装した組込みシステムのコード品質解析システム(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• A-3-5 オープン・ソース開発環境を利用した組込機器のリモート・デバッグおよび性能測定環境(A-3.VLSI設計技術,一般講演)
• 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 立下りFFを使ったブリッジ削減設計手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• パスディレイテストを用いた部分パス遅延値推定手法(DFM,システムオンシリコンを支える設計技術)
• 組み込みシステムの機能・性能検証手法(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
• A-3-5 オープン・ソース開発環境向け組込み機器向けリモート性能測定機構(A-3.VLSI設計技術,一般講演)
• AK-2-2 機能シミュレータ(AK-2.SoCを支える最新EDA技術,ソサイエティ特別企画,ソサイエティ企画)
• 第2回 組込みシステム開発環境(講座 画像処理技術者のための組込み入門)
• グラフ後方依存への重み付けによるマルチコアタスク配置手法
• グラフ後方依存への重み付けによるマルチコアタスク配置手法
• Network On Chipのリコンフィギュアブルレイアウト(再構成回路,物理設計及び一般)
• カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• カスタムプロセッサの実験的評価環境(デモ展示・ポスター講演,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)
• グラフ後方依存への重み付けによるマルチコアタスク配置手法(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
• グラフ後方依存への重み付けによるマルチコアタスク配置手法(GPUとマルチコア,組込み技術とネットワークに関するワークショップETNET2012)
• AS-4-1 組込みシステムにおける検証の課題(ソフトウェアのテストと検証,AS-4.組込みシステムの形式的手法,シンポジウム)

もっと見る 閉じる

スポンサーリンク