TU/VTポインタ処理LSIへの機能合成の適用
スポンサーリンク
概要
- 論文の詳細を見る
近年、設計の大規模化・複雑化に対応するため、より上流行程からの設計自動化・効率化を目的として機能合成への期待が強まっている。SDH伝送装置のTU/VTポインタ処理LSI開発にあたり、中心機能であるポインタ解釈部には機能合成システム「CyberI」を適用した。機能合成の適用部分において、設計+デバッグ期間を大幅に短縮し、設計効率化を達成したので報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
若林 一敏
NEC
-
若林 一敏
Nec C&cメディア研究所
-
若林 一敏
日本電気株式会社 C&c メディア研究所
-
若林 一敏
Nec C&c研究所
-
若林 一敏
日本電気 (株) C & C システム研究所
-
篠原 直子
Nec
-
篠原 直子
日本電気株式会社
-
中山 潤
Necエンジニアリング
-
古林 紀哉
NEC
-
茅野 稔
NECエンジニアリング
-
田中 弘人
NEC情報システムズ
-
古林 紀哉
Nec C&c研究所
関連論文
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- SC-12-5 ISDN加入者線終端用ワンチップLSIの開発
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- TU/VTポインタ処理LSIへの機能合成の適用
- 機能合成システムCyber : 時分割多重処理用回路の合成
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- 機能合成システム Cyber : システム構成とコントロール・データフロー処理
- VLSI設計における最適化算法
- 条件分岐に対する演算器の共用と制御論理生成の一手法
- 複雑な制御構造を持つアルゴリズムからの高速なステートマシン合成手法
- Varchsyn(5) : 論理多段化手法
- Varchsyn(4) : 演算器合成手法
- 50Mbps光加入者終端装置用LSIチップセットの開発
- 時分割Reed-Solomon復号器を用いた10.7Gb/s FEC CODECLSI
- Varchsyn(1) : 論理合成システムの全体構成
- C-12-17 16GbpsスループットCMOSバスインターフェース
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- パネル討論 : システムオンシリコン時代の設計方法論 : LSI設計とシステム設計の融合へ向けて
- 「形式的手法を用いた実用検証システム」 : 汎用機、スーパーコン、EWSの回路検証に全面適用
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- レジスタ割り付けを同時に行う命令レベル並列プロセッサ向け広域コードスケジューリング手法
- 命令レベル並列プロセッサに対するコンディションベクタを用いた広域コードスケジューリング手法の評価
- 機能合成における変数のビット幅最適化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- コンディションベクタを用いたコンパイラの最適化
- 組合せ論理回路の遅延解析のためのデｰタ構造
- 動作レベルのC記述に基づく高位合成・検証手法と開発事例
- Cベースのハードウェア設計方法論 : 機能合成システム Cyber による設計事例を通して()
- Cベースのハードウェア設計方法論 : 機能合成システムCyberによる設計事例を通して ()
- 機能論理設計,レイアウト設計での工夫--HDLをどう正しく記述するか,ASIC機能の合成は可能か? (先端キ-ワ-ドでひもとく最新技術--多感なエレクトロニクス-1-) -- (LSIの最適設計はどこまで可能か?)
- 9.2 FLEC : 形式的検証ツール(第9章:テストカバレッジ,ディペンダブルVLSIシステム)