9.2 FLEC : 形式的検証ツール(第9章:テストカバレッジ,<特集>ディペンダブルVLSIシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 日本信頼性学会の論文
• 2013-12-01

著者

• 若林 一敏

  NEC

• 松本 剛史

  東京大学大規模集積システム設計教育研究センター

• 藤田 昌宏

  東京大学

• 松本 剛史

  東京大学

関連論文

• 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化 (VLSI設計技術)
• A method of reproducing input/output error trace on high-level design for hardware debug support (ディペンダブルコンピューティング)
• C-12-34 動的再構成ロジックLSIの開発(2)
• C-12-33 動的再構成ロジックLSIの開発(1)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• ハードウェアデバッグ支援のためのエラー入出力トレースの上位レベル設計における再現手法(高位レベルテスト・検証,VLSI設計とテスト及び一般)
• 製造後デバッグのための入出力シーケンススライシング手法(設計/テスト/検証)
• 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
• 上位設計記述の解析を利用した製造後機能テストの効率化
• 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
• 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
• C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
• C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 1M-5 ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成(ネットワークオンチップ,システムオンシリコンを支える設計技術)
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• TU/VTポインタ処理LSIへの機能合成の適用
• Varchsyn(3) : HDL記述からの演算シェアリング手法
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地-)
• Varchsyn(5) : 論理多段化手法
• Varchsyn(4) : 演算器合成手法
• 上位設計記述の解析を利用した製造後機能テストの効率化 (ディペンダブルコンピューティング)
• 上位設計記述の解析を利用した製造後機能テストの効率化 (VLSI設計技術)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• Varchsyn(1) : 論理合成システムの全体構成
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討(検証・シミュレーション,システム設計及び一般)
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討(検証・シミュレーション,システム設計及び一般)
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討
• 状態遷移表現への変換に基づくハードウェア/ソフトウェア協調設計の形式的検証手法(ハードウェア,フォーマルアプローチ論文)
• FSMへの変換に基づくHW/SW協調設計の形式的検証手法に関する研究(設計・合成, 組込技術とネットワークに関するワークショップ)
• FSMへの変換に基づくHW/SW協調設計の形式的検証手法に関する研究
• FSM への変換に基づく HW/SW 協調設計の形式的検証手法に関する研究(設計・合成, 組込技術とネットワークに関するワークショップ)
• C. Mead and L. Conway, Introduction to VLSI Systems, Addison-Wesley, 1980(20世紀の名著名論)
• 情報処理技術者からみたLSI設計技術
• 4. BDD の CAD への応用 (<特集> BDD (二分決定グラフ))
• 特集「BDD (二分決定グラフ) : 幅広い応用範囲をもつ論理関数の処理技術」の編集にあたって
• 1M-6 動作合成された束データ方式による非同期式回路とその動作仕様に対する等価性検証手法(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• システムレベル設計言語に対するフォールスパスを考慮した性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計言語に対するフォールスパスを考慮した性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• 反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法(検証技術,システム設計及び一般)
• 形式的検証を用いたプロセッサエラー回復機構の耐性評価手法の検討(検証技術,システム設計及び一般)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
• 潜在的な依存関係を利用した高位設計デバッグ支援手法 (VLSI設計技術)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
• ゲート回路シミュレーションにおけるGPGPUを利用したアサーション自動抽出
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 潜在的な依存関係を利用した高位設計デバッグ支援手法(システム設計,システム設計及び一般)
• 誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化(設計環境,システム設計及び一般)
• プログラム可能な素子を利用したゲートレベル回路のデバッグ手法
• プログラム可能な素子を利用した大規模回路の自動修復手法
• 10.3 製造後回路修正のためのパッチ可能ハードウェアと自動修正技術(第10章:将来の課題,ディペンダブルVLSIシステム)
• 9.2 FLEC : 形式的検証ツール(第9章:テストカバレッジ,ディペンダブルVLSIシステム)
• プログラム可能な素子を利用した大規模回路の自動修復手法(検証・デバック技術,システム設計及び一般)
• プログラム可能な素子を利用したゲートレベル回路のデバッグ手法(検証・デバック技術,システム設計及び一般)

もっと見る 閉じる

スポンサーリンク