論理分割を使った大規模回路最適化の一手法
スポンサーリンク
概要
- 論文の詳細を見る
本論文では、大規模回路の論理最適化を行なうために、論理回路の最適化の可能性がある部分を分割し、分割された回路に対して論理最適化を実行する手法を提案する。この論理分割は、共通な遷移的入力(common transitive fanin)がない部分回路間では、論理最適化の効果がないという性質を利用して、transitive faninが共通な部分集合で論理を分割する。共通な遷移的な入力の探索は、行列上でtransitive faninを表し、行列上で長方形を抽出することで求めることができる。この論理分割手法を用いて、様々な論理最適化手法を分割回路に対して適用した評価を行なった。
- 社団法人電子情報通信学会の論文
- 1994-10-28
著者
関連論文
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- Varchsyn(5) : 論理多段化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法