A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1994-09-05
著者
関連論文
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- Varchsyn(5) : 論理多段化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法