テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法
スポンサーリンク
概要
- 論文の詳細を見る
近年のLSIの動作の高速化に伴い、組合せ回路の遅延最適化が論理合成における重要な課題となっている。本稿では、論理合成のテクノロジマッピング手法に適合したテクノロジ独立レベルでの遅延見積もり手法と、これを用いた遅延の削減を目的とする論理多段化手法について述べる。
- 一般社団法人情報処理学会の論文
- 1994-03-07
著者
関連論文
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- Varchsyn(5) : 論理多段化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法