汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、シミュレータが実行環境である開発プラットフォーム側OSと協調動作する手段として、OSインターフェースを実装することにより、ハードウェア/ソフトウェア協調シミュレーションを実現する手法について述べる。OSインターフェースは、ハードウェア記述とソフトウェア間の環境差を整合する処理、およびOSのサービスとの協調処理から構成される機能である。今回、OSの機能の多くを必要とするSPECベンチマークの実行を行うことで、プロセッサ記述の正当性検証を行ない、本シミュレーション環境の有効性を確認した。例えば、約100MIPSのワークステーション上で、コア部分をRTLで記述したR3000コンパチブルなプロセッサモデルを用いた場合、Lispインタプリタ(li)を約20時間で動作させることが可能であった。
- 社団法人電子情報通信学会の論文
- 1997-03-07
著者
関連論文
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- オペレーティングシステムインターフェースを使ったプロセッサモデルのRTLシミュレーション手法
- MUSCATにおける混在スレッド実行方式の検討
- LC-1 ラッチ変換による論理回路の遅延最適化(C. アーキテクチャ・ハードウェア)
- Varchsyn(3) : HDL記述からの演算シェアリング手法
- Varchsyn(5) : 論理多段化手法
- 複数信号からの含意を用いた多段論理回路最小化手法
- 大規模多段論理回路の高速最小化手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 汎用マイクロプロセッサ向けハードウェア/ソフトウェア協調シミュレーションの一手法
- 同様な重みの多段化候補を持つ回路に対する論理多段化手法
- 論理分割を使った大規模回路最適化の一手法
- 論理分割を使った大規模回路最適化の一手法
- A-65 遅延を考慮した構造化による遅延最適化手法(A-3. VLSI設計技術,一般講演)
- テクノロジ独立レベルにおける遅延見積り手法と遅延最適化手法