オペレーティングシステムインターフェースを使ったプロセッサモデルのRTLシミュレーション手法

スポンサーリンク

概要

論文の詳細を見る
複雑化するプロセッサの設計において、新規設計の過程や、設計のフィードバックの際などに、仕様策定用の機能(behavior)レベルの上位設計からネットリストレベルの下位設計まで、複数レベルの設計が混在した状態での動作検証/性能評価が必要となる場合がある。また、プロセッサ設計の場合、装置全体としての動作/性能を検証するためのシミュレータへの入力パタンを与えるには周辺機器操作を含めたOSの動作が必要となる。しかし、一般的には各レベルにおいて個別に仕様と入力パタンの設計を行って、シミュレーションするに留まる場合が多い。本稿では、プロセッサ設計におけるシミュレーションにおいて、異なったレベルの混在と、OSのインターフェースをシミュレータ内に持たせることによって、パタン設計不要な統一的性能評価/検証を行なう手法を提案し、RTL記述によるSpecベンチマークの評価を行った。
社団法人情報処理学会の論文
1996-03-06

著者

関連論文

もっと見る

スポンサーリンク