動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-11-20
著者
-
本村 真人
NECシリコンシステム研究所
-
本村 真人
Nec シリコンシステム研究所
-
本村 真人
北海道大学大学院情報科学研究科
-
古田 浩一朗
ルネサスエレクトロニクス株式会社
-
粟島 亨
ルネサスエレクトロニクス株式会社
-
志田 靖斉
ルネサスエレクトロニクス株式会社
関連論文
- オペレーティングシステムインターフェースを使ったプロセッサモデルのRTLシミュレーション手法
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- 4. 動的再構成プロセッサ(DRP)(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- オンチップ制御並列プロセッサMUSCATの提案(並列処理)
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- 順序付きマルチスレッド実行モデルの提案とその評価
- オブジェクト指向によるアーキテクチャ評価シミュレータ設計手法の検討
- スレッドレベル並列処理アーキテクチャの一検討
- 順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価
- NEアカデミー 厳選LSI設計講座(第3回)動的再構成可能なコア技術,C言語設計との連携で本領発揮
- マルチメディア応用システムLSI
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- やわらかいハードウェア : デバイス,アーキテクチャ,設計技術,応用研究の展開
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- キャッシュープロセッサカプッリング : 高速/高バンド幅オンチップデータキャッシュ設計法の一提案
- スレッドレベル並列処理プロセッサの検討
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- 機能メモリのアーキテクチャとその並列計算への応用 2. 集積回路技術からみた機能メモリの現状と展望
- A-1-28 正帰還アンプのヒステリシスを利用した極低電圧・低消費電力メモリ回路の試作と評価(A-1.回路とシステム,一般セッション)
- A-2-36 Chuaのダブルスクロール系におけるカオス共鳴(A-2.非線形問題,一般セッション)
- A-1-5 抵抗変化型メモリを用いたアナログSTDPシナプスデバイス(A-1.回路とシステム,一般セッション)
- A-2-28 メモリスタを拡散結合に用いた興奮場モデルの数値解析(A-2.非線形問題,一般セッション)
- 微小電流による位相変調が可能なアナログCMOS発振器群における雑音誘起位相同期
- ダフィング方程式に基づく電子回路向けカオスダイナミクスとアナログ電子回路によるカオス共鳴実験
- メモリスタ-CMOSハイブリッド回路による非対称STDPシナプスデバイス
- ユニポーラ型ReRAMネットワークを用いた経路探索アナログガジェット
- A-1-29 雑音誘起位相同期の応用に向けた水晶発振器の位相変調回路(A-1.回路とシステム,一般セッション)
- A-2-36 外力を受けるチュア発振回路におけるカオス共鳴(A-2.非線形問題,一般セッション)
- A-1-17 ディジタル発振器群における雑音誘起位相同期(A-1.回路とシステム,一般セッション)
- C-12-19 低消費電力プロセッサのための連鎖型データパスの提案II(C-12.集積回路,一般セッション)
- C-12-18 低消費電力プロセッサのための連鎖型データパスの提案I(C-12.集積回路,一般セッション)
- C-12-17 パルス演算に基づくLDPCエラー訂正処理とそのアーキテクチャ(C-12.集積回路,一般セッション)
- C-12-11 ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ : Part II(C-12.集積回路,一般セッション)
- C-12-10 ウェーブレット縮退の多段化によるデノイズ画像処理とそのLSIアーキテクチャ : Part I(C-12.集積回路,一般セッション)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(デザインガイア2012-VLSI設計の新しい大地-)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(デザインガイア2012-VLSI設計の新しい大地-)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)
- 動的再構成プロセッサ(DRP)技術の現状と今後の展望(基調講演,デザインガイア2012-VLSI設計の新しい大地-)
- 強制Chua発振器の集団におけるArray-Enhancedカオス共鳴
- 強制Chua発振器の集団におけるArray-Enhancedカオス共鳴
- C言語による動的リコンフィギュラブルハードウェアへのWindow Joinの実装(データ分析・処理基盤,セキュリティ・プライバシー保護技術,ネットワークコーディング,信頼性技術,DDoS,認証/ID管理,及び一般)
- 低消費電力プロセッサのための限定的動的再構成アーキテクチャ(リコンフィギャラプルアーキテクチャ(1),リコンフィギャラブルシステム,一般)
- リコンフィギュラブルハードウェアを用いた高速ストリーム処理の一検討(数値計算と高速化,リコンフィギャラブルシステム,一般)
- 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)
- 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)
- 二重キャッシングによるMemcached高速化の提案(FPGA応用,FPGA応用及び一般)