携帯マルチメディア端末向け低電力並列DSP
スポンサーリンク
概要
- 論文の詳細を見る
携帯マルチメディア端末向け低電力並列DSPを開発した。この並列DSPは4つの16bit固定小数点DSPコアを1チップ内にもち、8バンクの共有メモリ、DSPコア間割り込み機構を用いて粗粒度並列処理を行う。これにより、800MOPSの高い処理性能を実現し、同時に内部電圧の低電圧化(1.5V)、クロック制御等の様々な手法を用い110mWの低電力化を実現した。プロセスは0.25μmCMOSプロセスを用い、9.2mm角のチップに5.2Mトランジスタを集積した。
- 社団法人電子情報通信学会の論文
- 1998-06-18
著者
-
黒田 一朗
NECエレクトロニクス株式会社 基盤技術開発本部 技術企画室
-
山品 正勝
NEC
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
日本電気株式会社
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
井倉 裕之
日本電気株式会社
-
井倉 裕之
NEC
-
内藤 幸宏
NEC
-
本村 真人
NEC
-
井倉 裕之
NECシリコンシステム研究所
-
内藤 幸宏
NECメディア研究所
-
風間 賢也
NECマイクロコンピュータ事業部
-
黒田 一朗
NECメディア研究所
-
本村 真人
NECシリコンシステム研究所
-
黒田 一朗
Necメディア情報研究所
-
黒田 一朗
Nec C&c メディア研究所
-
本村 真人
Nec シリコンシステム研究所
-
本村 真人
NECマイクロエレクトロニクス研究所
関連論文
- 車載画像認識のための並列処理アーキテクチャ
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- ディジタル高精細/超高精細動画像メディアの動向
- 5.画像処理DSP(画像信号処理LSI)
- uDSPを用いた低電力W-CDMAデモジュレータ
- C-12-29 循環型加算器を用いた高速調停回路の提案
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 6)実時間動画像処理プロセッサLSI(〔テレビジョン電子装置研究会 画像表示研究会〕合同)
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- A-4-8 低電力DSPを用いたMPEG-4 AVコーデックの開発
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- プリスケーリングを用いた高速除算手法
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 30ビットパイプラインカウンタ回路
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 画像フィルタ処理の高速化に向けたメディア拡張プロセッサ用SIMDコンパイラ(ARC-5:コンパイラ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 128個の4ウェイVLIW型RISCコアを集積した車載向け動画認識LSI(VSLI一般(ISSCC'03関連特集))
- 正負対称丸め積和演算器
- マルチメディア応用システムLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 汎用DSPを用いたH.320テレビ会議システムの試作
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- uDSPを用いた低電力W-CDMAデモジュレータ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 車載メディア処理とLSIアーキテクチャ : 課題と将来動向(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 車載メディア処理とLSIアーキテクチャ : 課題と将来動向(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 車載メディア処理とLSIアーキテクチャ : 課題と将来動向(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 車載メディア処理とLSIアーキテクチャ : 課題と将来動向(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 車載メディア処理とLSIアーキテクチャ : 課題と将来動向
- 2-3 W-CDMA端末用ビデオフォン(2.通信システムへの応用)(ネットワーク映像サービス : 離陸するMPEG-4)
- V830による可変長復号の高速実現
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- SIMD演算器へのノルム計算命令組み込み手法の検討
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- シリコンテクノロジの展望
- 配線技術とLSI設計
- メモリ集積型プロセッサIMAP-LSI
- 高抵抗配線の信号を高速に伝搬させる信号変化加速回路
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式