リング状クロック線による低スキュークロック分配方式
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
-
柴山 充文
NECシステムIPコア研究所
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
水野 正之
NEC Corporation
-
山品 正勝
NEC Corporation
-
安彦 仁
日本電気ULSIデバイス開発研究所
-
松本 明
日本電気ULSIデバイス開発研究所
-
柴山 充文
NEC Corporation
-
安彦 仁
NEC Corporation
-
松本 明
NEC Corporation
-
中澤 陽悦
NEC Corporation
-
中澤 陽悦
日本電気(株)デバイスプラットフォーム研究所
-
中沢 陽悦
Nec Corporation
-
井上 顕
Necエレクトロニクス株式会社先端デバイス開発事業部
-
田村 貴央
Necエレクトロニクス、先端デバイス開発事業部
-
山田 泰久
NEC エレクトロンデバイス 先端デバイス開発本部
-
小野 篤樹
NEC Corporation
-
益岡 完明
NEC Corporation
-
田村 貴央
NEC Corporation
-
山田 泰久
NEC Corporation
-
西沢 厚
NEC Corporation
-
川本 英明
NEC Corporation
-
井上 顕
NEC Corporation
-
酒井 勲美
NEC Corporation
-
山田 秦久
Nec エレクトロンデバイス 先端デバイス開発本部
-
井上 顕
日本電気(株)
-
井上 顕
Necエレクトロニクス
関連論文
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- uDSPを用いた低電力W-CDMAデモジュレータ
- C-12-29 循環型加算器を用いた高速調停回路の提案
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 6)実時間動画像処理プロセッサLSI(〔テレビジョン電子装置研究会 画像表示研究会〕合同)
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- プリスケーリングを用いた高速除算手法
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 30ビットパイプラインカウンタ回路
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 正負対称丸め積和演算器
- マルチメディア応用システムLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- uDSPを用いた低電力W-CDMAデモジュレータ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- SIMD演算器へのノルム計算命令組み込み手法の検討
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 0.18μmロジック用CMOSデバイス開発 (半導体デバイス特集) -- (基盤技術)
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 選択エピタキシャル成長と過渡的増速拡散抑制プロセスを用いた0.15μm n-nゲートCMOS技術(ディープサブミクロンMOSトランジスタ技術小特集)
- CT-1-6 10nm世代に向けた高性能・低電力マルチコアSOC技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- 高抵抗配線の信号を高速に伝搬させる信号変化加速回路
- 配線寸法変動起因のクロックスキューを抑制する配線構造の検討
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式
- C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)
- サブクオータミクロン時代のLSI設計技術