実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
スポンサーリンク
概要
著者
-
榎本 忠儀
中央大学理工学部
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
日本電気株式会社
-
民谷 一郎
日本電気株式会社c&cシステム研究所
-
山品 正勝
NEC Corporation
-
西谷 隆夫
NEC情報メディア研究所
-
國尾 武光
日電
-
原崎 秀信
日電
-
榎本 忠儀
日本電気株式会社マイクロエレクトロニクス研究所
-
國尾 武光
日本電気株式会社マイクロエレクトロニクス研究所
-
原崎 秀信
日本電気株式会社C&Cシステム研究所
-
西谷 隆夫
日本電気株式会社C&Cシステム研究所
-
佐藤 政夫
日本電気株式会社伝送通信事業部
-
菊地 興一
日本電気株式会社システムLSI推進開発本部
-
原崎 秀信
Nec C&cシステム研究所
-
西谷 隆夫
日本電気株式会社c&cシステム研究所
-
原崎 秀信
日本電気株式会社c&cシステム研究所
関連論文
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ネガティブエッジ型CMOSディレイフリップフロップの設計とその性能
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)
- uDSPを用いた低電力W-CDMAデモジュレータ
- C-12-29 循環型加算器を用いた高速調停回路の提案
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 6)実時間動画像処理プロセッサLSI(〔テレビジョン電子装置研究会 画像表示研究会〕合同)
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- DVFSに向けた高速動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVFSに向けた高速動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 正負対称丸め積和演算器
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- C-12-9 8-bit 90-nm CMOS桁上げ先見加算回路の低リーク電流化と高速化(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- マルチメディア応用システムLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムの開発と動きベクトル検出アレイへの応用
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 中断法動きベクトル検出の差分絶対値和アレイLSI
- 2段パイプライン構成の差分絶対値和アレイLSI
- 中断法動きベクトル検出アルゴリズムの改良
- 中断法動きベクトル検出アルゴリズム
- 1チップ低消費電力MPEG2動画像符号化器LSIの検討
- 1W 500MHz 24b GaAs RISCプロセッサの設計
- GaAs DCFL LSIの低消費電力化技術 : 動作時/待期時消費電力は電源電圧の3乗に比例
- GaAs DCFL LSIの低消費電力化技術 : 動作時/待期時消費電力は電源電圧の3乗に比例
- GaAs SRAMの低消費電力化技術とその効果
- GaAs DCFL回路の低消費電力化 : 動作時/待期時消費電力は電源電圧の3乗に比例
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 機能メモリのアーキテクチャとその並列計算への応用 2. 集積回路技術からみた機能メモリの現状と展望
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- C-12-44 画素データのMSBを用いた動きベクトル検出とCMOS差分絶対値和アレイの構成
- C-12-19 平方根・除算回路とその低消費電力化
- ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器(アナログ・デジアナ・センサ, 通信用LSI)
- ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器
- C-12-27 発振周波数幅を広げた段数・ソース電圧可変型VCO
- バックゲートバイアス制御発振器(BG-VCO)を用いたCMOS PLLクロックパルス発生器
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- MPEG2動画像符号化器用RISCプロセッサアーキテクチャ
- 4kbit 74mW 1.85nsec GaAs SRAM
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-11-29 動きの遅い動画像に対するマルチステップ中断法とその探索領域の最適化
- CMOS差分絶対値回路
- MPEG2対応CMOSDCT/IDCT専用LSI
- MPEG2用130mW2次元DCT/IDCTプロセッサ
- 70mW MPEG2用可変長符号化器(VLC)
- 動きベクトル検出用CMOS差分絶対値和アレイ