1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
スポンサーリンク
概要
- 論文の詳細を見る
1チップ動画像符号化LSIに搭載する24ビットRISCコントローラの設計とその電力削減技術を述べる. RISCはレート制御とピットストリーム生成を実行し, かつ, 符号化LSI全体を制御する. 本RISCの特徴的な処理内容(各種搭載ブロックの起動, 各種搭載プロックへのデータ供給, 搭載ブロック間のデータ転送制御)を効率よくするために, 汎用RISCの命令セットに加え, 即値供給命令を5種類, 転送制御命令を6種類用意した. また, クロック供給あるいは電力供給を自動的に停止する電力セーブ命令も1種類準備した. 命令長は32ビットである. 0.5μm CMOSデザインルールによる設計で, 電源電圧2.5V, 動作周波数40.5MHzの時, SPICE解析による消費電力は約140mWであった. 一方, 0.25μm GaAs技術による設計では, 0.5V, 500MHz動作の時, 消費電力は1W以下であった.
- 1997-06-19
著者
-
榎本 忠儀
中央大学理工学部
-
岩田 治也
中央大学
-
佐藤 輝忠
中央大学大学院理工学研究科情報工学専攻 : (現)(株)東芝
-
榎本 忠儀
中央大学理工学研究所
-
佐藤 輝忠
中央大学理工学部情報工学科
-
岩田 治也
中央大学理工学部情報工学科
-
廣部 厚紀
中央大学理工学部情報工学科
-
廣部 厚紀
中央大学大学院理工学研究科情報工学専攻 : (現)日本電気(株)
関連論文
- 動画像符号化プロセッサの歴史と将来展望(集積回路,エレクトロニクスソサイエティ和文論文誌500号記念論文)
- 動作マージンを拡大した低電力・低リーク90-nm CMOS SRAM(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 探索窓サイズを動きに追随して適応設定する超高速動きベクトル検出アルゴリズムの開発(映像・画像符号化,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- C-12-6 停止条件を適応的に設定する高速動きベクトル検出アルゴリズムと動きベクトル検出回路への適用(C-12.集積回路B(ディジタル),一般講演)
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- ネガティブエッジ型CMOSディレイフリップフロップの設計とその性能
- 5GHz, 1.93mWネガティブエッジ形GaAsディレイフリップフロップの試作とその性能
- ネガティブエッジ形GaAsラッチ(AND形, NOR形)の検討
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)