1チップ低消費電力MPEG2動画像符号化器LSIの検討
スポンサーリンク
概要
- 論文の詳細を見る
MPEG2のMP@MLに準拠する1チップ動画像符号化器のアーキテクチャと0.35μm CMOS技術を用いた回路を設計した。25.2 Mbitのフレームメモリ(FM)を搭載し, 1チップで動きベクトル検出(ME)や動き補償(MC)を含めた全符号化が実時間処理できる。チップの総消費電力は約1.2 W以下である。本稿ではチップ構成, パイプライン構成, 低消費電力化法について述べる。
- 1997-03-06
著者
-
榎本 忠儀
中央大学理工学部
-
岩田 治也
中央大学
-
榎本 忠儀
中央大学理工学研究所
-
岩田 治也
中央大学理工学部情報工学科
-
廣部 厚紀
中央大学理工学部情報工学科
-
廣部 厚紀
中央大学大学院理工学研究科情報工学専攻 : (現)日本電気(株)
関連論文
- 動画像符号化プロセッサの歴史と将来展望(集積回路,エレクトロニクスソサイエティ和文論文誌500号記念論文)
- 動作マージンを拡大した低電力・低リーク90-nm CMOS SRAM(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 探索窓サイズを動きに追随して適応設定する超高速動きベクトル検出アルゴリズムの開発(映像・画像符号化,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- C-12-6 停止条件を適応的に設定する高速動きベクトル検出アルゴリズムと動きベクトル検出回路への適用(C-12.集積回路B(ディジタル),一般講演)
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- ネガティブエッジ型CMOSディレイフリップフロップの設計とその性能
- 5GHz, 1.93mWネガティブエッジ形GaAsディレイフリップフロップの試作とその性能
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- A-6-4 動きに追随して探索領域サイズを適応的に決定する高速サブサンプリング動きベクトル検出アルゴリズム(A-6.情報理論,一般セッション)
- 動きに追随して探索領域のサイズと方向を適応的に決定する高速サブサンプリング動きベクトル検出アルゴリズム(画像・映像処理,プロセッサ,DSP,画像処理技術及び一般)
- D-11-6 並列A^2BCS動きベクトル検出アルゴリズムの開発(D-11.画像工学,一般セッション)
- D-11-5 探索点を削減したA^2BCS動きベクトル検出アルゴリズムとこれを適用したDVFS制御動きベクトル検出プロセッサの開発(D-11.画像工学,一般セッション)
- DVFS制御向け動きベクトル検出アルゴリズムとこれを適用した動きベクトル検出プロセッサの開発(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 探索窓サイズを動きに追随して適応設定する超高速動きベクトル検出アルゴリズムの開発(映像・画像符号化,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- DVFS制御向け動きベクトル検出アルゴリズムとこれを適用した動きベクトル検出プロセッサの開発(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 探索窓サイズを動きに追随して適応設定する超高速動きベクトル検出アルゴリズムの開発(映像・画像符号化,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- DVFS制御向け動きベクトル検出アルゴリズムとこれを適用した動きベクトル検出プロセッサの開発(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- C-12-10 書き込みマージンを拡大した90-nm CMOS SRAMの開発(C-12.集積回路,一般セッション)
- D-11-76 A^2BCS動きベクトル検出アルゴリズムの高速化(D-11. 画像工学,一般セッション)
- D-11-75 A^2BCS動きベクトル検出アルゴリズムのH.264への搭載(D-11. 画像工学,一般セッション)
- C-12-1 動作マージンを拡大した低リーク90-nm CMOS SRAM(C-12.集積回路ACD,一般講演)
- DVFSに向けた高速動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVFSに向けた高速動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高速・低電力16ビットGaAs BLC加算回路の設計、試作、評価
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動きの変化に追随して探索領域を適応的に決定する超高速サブサンプリング動きベクトル検出アルゴリズム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 動きの変化に追随して探索領域を適応的に決定する超高速サブサンプリング動きベクトル検出アルゴリズム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 動きの変化に追随して探索領域を適応的に決定する超高速サブサンプリング動きベクトル検出アルゴリズム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- C-12-5 90-nm CMOS動きベクトル検出回路の低電力化(C-12.集積回路B(ディジタル),一般講演)
- 低電力・高速90nm-CMOSクロック回路の開発(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 低電力・高速90nm-CMOSクロック回路の開発(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 低電力90-nm CMOS動きベクトル検出プロセッサの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 低電力90-nm CMOS動きベクトル検出プロセッサの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- C-12-9 8-bit 90-nm CMOS桁上げ先見加算回路の低リーク電流化と高速化(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 帯状探索窓を採用して探索点を削減した超高速動きベクトル検出アルゴリズム(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 帯状探索窓を採用して探索点を削減した超高速動きベクトル検出アルゴリズム(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- 帯状探索窓を採用して探索点を削減した超高速動きベクトル検出アルゴリズム(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムを適用した動きベクトル検出アレイLSIの設計
- 中断法動きベクトル検出アルゴリズムの開発と動きベクトル検出アレイへの応用
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 1チップMPEG2エンコーダ用RISCプロセッサの設計とその低消費電力化
- 中断法動きベクトル検出の差分絶対値和アレイLSI
- 2段パイプライン構成の差分絶対値和アレイLSI
- 中断法動きベクトル検出アルゴリズムの改良
- 中断法動きベクトル検出アルゴリズム
- MPEG2動画像符号化器用オンチップフレームメモリアーキテクチャ
- 1チップ低消費電力MPEG2動画像符号化器LSIの検討
- 1W 500MHz 24b GaAs RISCプロセッサの設計
- 各種集積化加算回路の電力, 遅延, 電力・遅延積の検討
- 超高速GaAs加算回路の待機時消費電力除去技術
- GaAs DCFL LSIの動作時および待機時消費電力の低減技術
- 超高速・低消費電力GaAsディレイフリップフロップ
- GaAs DCFL LSIの低消費電力化技術 : 動作時/待期時消費電力は電源電圧の3乗に比例
- GaAs DCFL LSIの低消費電力化技術 : 動作時/待期時消費電力は電源電圧の3乗に比例
- GaAs SRAMの低消費電力化技術とその効果
- GaAs DCFL回路の低消費電力化 : 動作時/待期時消費電力は電源電圧の3乗に比例
- 3GHz 16bit 1V NOR形BLC GaAs加算器
- 低電力化に向けたDC/DC変換器とGaAs SRAMへの応用
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 機能メモリのアーキテクチャとその並列計算への応用 2. 集積回路技術からみた機能メモリの現状と展望
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
- A-6-11 動きに追随して探索領域のサイズと方向を適応的に決定する高速サブサンプリング動きベクトル検出アルゴリズム(A-6. 情報理論,一般セッション)
- C-12-3 読み出し・書き込みマージンを拡大するSRAMワード線ドライバ(メモリ技術,C-12.集積回路,一般セッション)
- マルチメディアにむけた動画像符号化プロセッサの開発の歴史と将来展望(学生・若手研究会)
- マルチメディアにむけた動画像符号化プロセッサの開発の歴史と将来展望
- C-12-44 画素データのMSBを用いた動きベクトル検出とCMOS差分絶対値和アレイの構成
- C-12-19 平方根・除算回路とその低消費電力化
- 動的制御可能なDC/DCレベルコンバータとその応用
- ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器(アナログ・デジアナ・センサ, 通信用LSI)
- ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器
- C-12-27 発振周波数幅を広げた段数・ソース電圧可変型VCO
- バックゲートバイアス制御発振器(BG-VCO)を用いたCMOS PLLクロックパルス発生器
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- ソース電位で制御するVCO(SVCO)とそれを用いたPLLの設計
- MPEG2動画像符号化器用RISCプロセッサアーキテクチャ
- 4kbit 74mW 1.85nsec GaAs SRAM
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-11-29 動きの遅い動画像に対するマルチステップ中断法とその探索領域の最適化
- CMOS差分絶対値回路
- MPEG2対応CMOSDCT/IDCT専用LSI
- MPEG2用130mW2次元DCT/IDCTプロセッサ
- 70mW MPEG2用可変長符号化器(VLC)
- 動きベクトル検出用CMOS差分絶対値和アレイ