MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
スポンサーリンク
概要
- 論文の詳細を見る
MPEG-2 MP@MLに準拠した1チップMPEG-2エンコーダを実現するために、過去の動きベクトルの履歴を利用して探索領域の大きさと位置を適応的に変えることができる履歴適応型動きベクトル探索アルゴリズムを開発した。また、そのアルゴリズムで必須の複雑な形の探索領域を指定するための方式と、それを高効率並列処理できる動きベクトル探索器を開発した。本稿ではこのアルゴリズムの紹介とハードウェアへのマッピング方法、および開発した動きベクトル探索器のパイプライン処理の流れについて紹介する。
- 社団法人電子情報通信学会の論文
- 1997-10-17
著者
-
柴山 充文
NECシステムIPコア研究所
-
大井 康
Nec C&c メディア研究所
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
水野 正之
NECシリコンシステム研
-
柴山 充文
NECシリコンシステム研究所
-
林 直哉
NEC ULSIシステム開発研究所
-
仙田 裕三
NEC C&Cメディア研究所
-
民谷 一郎
NEC ULSIシステム開発研究所
-
仙田 裕三
日本電気株式会社
関連論文
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- uDSPを用いた低電力W-CDMAデモジュレータ
- C-12-29 循環型加算器を用いた高速調停回路の提案
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 並列Distributed Arithmetic法によるIDCT演算回路の規模と性能について
- 並列Distributed Arithmetic法によるIDCT演算回路の精度
- 1チップMPEG1オーディオ / ビデオデコーダ
- 6)実時間動画像処理プロセッサLSI(〔テレビジョン電子装置研究会 画像表示研究会〕合同)
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- プリスケーリングを用いた高速除算手法
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 30ビットパイプラインカウンタ回路
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 正負対称丸め積和演算器
- マルチメディア応用システムLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるDCT/IDCTアーキテクチャの検討
- MPEG1ビデオデコード用フィールド補間垂直フィルタ
- 市松状に1次探索ベクトルを削減した2段階動きベクトル探索
- 4点平均間引法によるMPEG-2動き予測性能について
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- サブクオータミクロン時代のLSI設計技術
- uDSPを用いた低電力W-CDMAデモジュレータ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- SIMD演算器へのノルム計算命令組み込み手法の検討
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- CT-1-6 10nm世代に向けた高性能・低電力マルチコアSOC技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- 高抵抗配線の信号を高速に伝搬させる信号変化加速回路
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるメモリアーキテクチャ
- 1チップMPEG-2MP@MLビデオ符号化LSIにおける動きベクトル探索ウインドウシフト
- D-11-50 MPEG-2ビデオ符号化における1パスVBR制御方式
- ビデオ符号化LSI用動き探索領域シフト方式
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるVLC回路
- ビデオ符号化装置における簡易型適応量子化器
- C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)