周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
システム・オン・チップ(SOC)上に集積されるコア数が増加し、また様々な周波数のクロックが要求されるのにともない、クロック生成・分配、及び同期化の方法が、SOC設計においてますます重要な課題になってきている。マルチコアSOCに向けて、決定的(deterministic)なチップ動作とタイミング設計の効率化を目的とした、新たなクロッキング・アーキテクチャを提案する。周期的同期方式(periodically all-in-phase)に基づいており、厳密なスキュー調整が不要なグローバル・クロック信号分配、グローバル・クロック信号から81ステップの周波数のクロックを生成可能なコア・クロック生成回路、及び耐スキュー性のあるバス・ラッパー回路を組み合わせることで、2サイクル程度のクロック間スキューが存在する状況でも、異なる周波数で動作するコア間で同期的なデータ転送が可能である。
- 社団法人電子情報通信学会の論文
- 2007-08-16
著者
-
枝廣 正人
Necシステムデバイス研究所
-
枝廣 正人
Necシステムipコア研究所
-
柴山 充文
NECシステムIPコア研究所
-
野瀬 浩一
NECデバイスプラットフォーム研究所
-
鳥居 淳
NECシステムIPコア研究所
-
水野 正之
NECデバイスプラットフォーム研究所
-
鳥居 淳
Nec
関連論文
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- マルチコア向けソフトウェア開発/デバックの基礎と実際 : アルゴリズムの並列化から並列デバックまで
- D-6-6 分岐予測器を用いた予測信頼性判定の精度向上(D-6. コンピュータシステムA(アーキテクチャ),一般セッション)
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- バッファ挿入を伴う等遅延クロックツリー生成アルゴリズム
- 招待講演 マルチコア利用技術--ドメイン分離とユーザ利用状況に応じたリソース配分 (情報センシング)
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- オンチップ制御並列プロセッサMUSCATの提案(並列処理)
- 順序付きマルチスレッド実行モデルの提案とその評価
- スレッドレベル並列処理アーキテクチャの一検討
- マルチコア利用技術 : ドメイン分離とユーザ利用状況に応じたリソース配分(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール,特別企画「CCD誕生40周年記念講演-黎明期-」)
- 順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- DT-1 産業を支えるコンピュータ・システム技術(DT-1.産業を支えるコンピュータ・システム技術,チュートリアルセッション,ソサイエティ企画)
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- スレッドレベル並列処理プロセッサの検討
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- MPEG-2符号化LSIにおける履歴適応型動きベクトル探索とそのハードウェア実現
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 2008年VLSI回路シンポジウム報告
- C-12-63 サブスレッショルド電流を用いた小面積・低電力・デジタル出力温度センサ(C-12.集積回路,一般セッション)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発 (コンシューマエレクトロニクス)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- CT-1-6 10nm世代に向けた高性能・低電力マルチコアSOC技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 自動並列化技術を用いたメディア処理オフロード
- 4. 組み込みマルチコアプロセッサのソフトウェアプラットフォーム(マルチコアにおけるソフトウェア)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(モバイルとホームネットワーク連携, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC 特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- 高信頼かつ高機能を実現する組込み向けOS共存システム (組込みソフトウエア・ソリユーシヨン特集) -- (組込みシステム・プラットフォーム)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 制御並列アーキテクチャ向け自動並列化コンパイル手法 (並列処理)
- シュリンク設計向けクロック木生成
- シュリンク設計向けクロック木生成
- 2000-ARC-139-20 オンチップマルチプロセッサにおける命令フェッチ方式
- C-12-12 動的パラメータ制御による周波数領域フィルタの低電力化(C-12.集積回路,一般セッション)