組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
組込み向けマルチメディア処理プロセッサに適した、34個のSIMD演算を実行可能なスーパースカラ演算ユニットを開発した。演算パイプラインの機能非対称設計と整数/SIMD演算器の単一論理設計を行った結果、従来手法で設計した同等機能の演算ユニットに比べて面積を27%-48%削減し、性能劣化を7.2%に抑えることができた。またSIMD演算機能を持たない組込みプロセッサに比べて、2次元IDCT処理性能を49%-118%改善することができた。本設計手法は組込みプロセッサだけでなく、高並列スーパースカラプロセッサやオンチップ並列プロセッサにも適用可能である。本演算ユニットを0.15umCMOSプロセスの評価チップに搭載した。
- 社団法人電子情報通信学会の論文
- 2001-10-19
著者
-
枝廣 正人
Nec C&c研究所
-
枝廣 正人
Necシステムipコア研究所
-
鳥居 淳
NECシステムIPコア研究所
-
山品 正勝
NEC
-
井上 俊明
川崎市公害研究所
-
鳥居 淳
Nec
-
西 直樹
NECシステムデバイス研究所
-
西 直樹
NEC C&Cメディア研究所
-
井上 俊明
NEC
-
西 直樹
Nec シリコンシステム研究所
-
井上 俊明
NECシリコンシステム研究所
-
松下 智
NEC C&Cメディア研究所
-
真鍋 尚
NEC
-
松下 智
Nec
-
井上 俊明
川崎市公害監視センター
-
枝廣 正人
日本電気株式会社
-
井上 俊明
パイオニア株式会社
関連論文
- マルチコア向けソフトウェア開発/デバックの基礎と実際 : アルゴリズムの並列化から並列デバックまで
- D-6-6 分岐予測器を用いた予測信頼性判定の精度向上(D-6. コンピュータシステムA(アーキテクチャ),一般セッション)
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- バッファ挿入を伴う等遅延クロックツリー生成アルゴリズム
- スキューをゼロにする配線における遅延最小化
- ディープサブミクロンLSI設計のための高速配線容量抽出手法(電子システムの設計技術と設計自動化)
- ディープサブミクロンLSI設計のための配線容量抽出手法
- VLSIスキャンチェイン最適化手法 (電子システムの設計技術と設計自動化)
- VLSI CADと数理(インダストリアルマテリアルズ)
- マルチスキャンチェイン最適化手法 (<特集> レイアウトと一般)
- プリンストン大学工学部における授業評価
- パフォｰマンス･ドリブンCAD : 遅延見積手法について
- 2B0900 多地点同時測定による沿道の粒子分布の評価
- 1B1545 多地点同時大気汚染観測データの機差較正について
- テープろ紙を用いた川崎市におけるSPM高濃度時の無機粒子の二次生成に関する研究
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- 順序付きマルチスレッド実行モデルの提案とその評価
- オブジェクト指向によるアーキテクチャ評価シミュレータ設計手法の検討
- プリスケーリングを用いた高速除算手法
- マルチコア利用技術 : ドメイン分離とユーザ利用状況に応じたリソース配分(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール,特別企画「CCD誕生40周年記念講演-黎明期-」)
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 30ビットパイプラインカウンタ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- MUSCATにおける混在スレッド実行方式の検討
- DT-1 産業を支えるコンピュータ・システム技術(DT-1.産業を支えるコンピュータ・システム技術,チュートリアルセッション,ソサイエティ企画)
- 正負対称丸め積和演算器
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- SIMD演算器へのノルム計算命令組み込み手法の検討
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- 4. 組み込みマルチコアプロセッサのソフトウェアプラットフォーム(マルチコアにおけるソフトウェア)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(モバイルとホームネットワーク連携, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC 特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- メモリ集積型プロセッサIMAP-LSI
- マルチメディア向けSIMD命令の生成手法(並列・分散)
- マルチメディア向けSIMD命令の生成手法(並列・分散)
- SIMD命令を生成するコンパイル手法の提案
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- マルチコアSoCの高度な観測を可能とするプログラマブルなデバッグ支援ハードウェアの開発(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
- 高信頼かつ高機能を実現する組込み向けOS共存システム (組込みソフトウエア・ソリユーシヨン特集) -- (組込みシステム・プラットフォーム)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 制御並列アーキテクチャ向け自動並列化コンパイル手法 (並列処理)
- シュリンク設計向けクロック木生成
- シュリンク設計向けクロック木生成
- 2000-ARC-139-20 オンチップマルチプロセッサにおける命令フェッチ方式
- ディープサブミクロンLSI設計のための配線容量抽出手法
- ディープサブミクロンLSI設計のための配線容量抽出手法
- スキューをゼロにする配線における遅延最小化
- スキューをゼロにする配線における遅延最小化
- Dynamic Programming Algorithm for Optimal Double-Base Chains : Extended Abstract (Mathematical Foundations and Applications of Computer Science and Algorithms)
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式