配線寸法変動起因のクロックスキューを抑制する配線構造の検討
スポンサーリンク
概要
- 論文の詳細を見る
高速動作する集積回路においてはクロックスキューに対するマージンを減らす設計が要求される。今後等遅延ツリー構造等により設計上の遅延変動が減少すると, 配線の加工寸法変動がクロックスキューの主要因となることが予想される。ここではシミュレーション及びElmoreの経験式を用い, 配線寸法の変動起因のクロックスキューを抑制することが期待される配線構造を, 設計の容易さも考慮して検討した。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
小田 典明
日本電気株式会社 ULSIデバイス開発研究所
-
松本 明
日本電気ULSIデバイス開発研究所
-
松本 明
日本電気(株)
-
酒井 勲美
NEC Corporation
-
酒井 勲美
日本電気(株)
-
小田 典明
日本電気(株)ULSIデバイス開発研究所
関連論文
- 0.13μmCMOSに向けた新配線設計コンセプト「トリプル・ダマシン」を用いた性能向上
- リング状クロック線による低スキュークロック分配回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- デバイスばらつきを補償する低電力エラスティックVtCMOS技術
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 選択エピタキシャル成長と過渡的増速拡散抑制プロセスを用いた0.15μm n-nゲートCMOS技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 配線寸法変動起因のクロックスキューを抑制する配線構造の検討