配線技術とLSI設計
スポンサーリンク
概要
著者
-
山品 正勝
日本電気株式会社
-
山品 正勝
日本電気(株) マイクロエレクトロニクス研究所
-
山品 正勝
Necマイクロエレクトロニクス研究所 システムulsi研究部
-
山品 正勝
日本電気株式会社マイクロエレクトロニクス研究所システムulsi研究部研究課
関連論文
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- ディジタル高精細/超高精細動画像メディアの動向
- 5.画像処理DSP(画像信号処理LSI)
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)
- uDSPを用いた低電力W-CDMAデモジュレータ
- C-12-29 循環型加算器を用いた高速調停回路の提案
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1チップMPEG-2 MP@MLビデオエンコーダLSIの開発
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 実時間動画像処理プロセッサLSI : 電子装置 : 画像表示
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- 1GHz無制限位相調整が可能なディジタルDLL
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- uDSPを用いた低電力W-CDMAデモジュレータ
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- デバイスばらつきを補償する低電力エラスティックVt CMOS技術
- 高速デジタルLSI回路技術の現状と展望
- シリコンテクノロジの展望
- 配線技術とLSI設計
- サブクオータミクロン時代のLSI設計技術
- ディジタルLSIのアナログ回路技術
- 高抵抗配線の信号を高速に伝搬させる信号変化加速回路