パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
スポンサーリンク
概要
- 論文の詳細を見る
2l世紀を間近にひかえシリコン技術はディープサブミクロンの時代に入ろうとしています。時代にふさわしい設計/CAD技術の革新が必要と考えられます。各パネリストの問題意識および今後の設計/CAD技術の展望を示していただくとともに、特に次のような項目について議論したいと考えています:ディープサブミクロン時代の製造技術の設計/CAD技術へのインパクト。セル・メガセル、配線遅延のモデリングに対する影響。新たに必要なCAD技術およびアルゴリズムが何か。RTL以上のレベルでの設計におけるスピード/パワー/面積のトレードオフ。上記に限らずディープサブミクロン時代の設計・CAD技術に関する問題、技術的展望を議論したいと思います。
- 社団法人電子情報通信学会の論文
- 1996-03-07
著者
-
渡邊 孝博
山口大学工学部知能情報システム工学科
-
山品 正勝
日本電気(株) マイクロエレクトロニクス研究所
-
増田 英司
(株)東芝 半導体デバイス技術研究所
-
枝松 壽一
松下電器産業(株) 半導体研究センター
-
長谷川 隆
富士通(株) LSIテクノロジ開発部
-
小川 泰
(株)日立製作所 半導体事業部技術開発本部
-
渡辺 孝博
山口大学 工学部
-
小野寺 秀俊
京都大学工学部電子工学科
-
三橋 隆
(株)東芝半導体設計・評価技術センター
-
Onodera H
Kyoto Univ. Kyoto‐shi Jpn
-
Onodera Hidetoshi
Kyoto Univ. Kyoto‐shi Jpn
-
渡邊 孝博
山口大学工学部
-
小野寺 秀俊
滋賀県立大学工学部
-
山品 正勝
日本電気(株)
-
小野寺 秀俊
京都大学大学院工学研究科電子通信工学専攻
-
小川 泰
(株)日立製作所
-
増田 英司
(株)東芝 マイクロエレクトロニクス技術研究所
-
三橋 隆
(株)東芝 半導体設計・評価技術センター
-
枝松 壽一
松下電器産業株式会社 半導体研究センター
-
枝松 壽一
松下電器産業
関連論文
- 暗号VLSIプロセッサのための固有電力消費アーキテクチャ
- 細粒度電力制御Cooled logic アーキテクチャ
- (31)山口大学工学部におけるディジタル信号処理教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- (30)山口大学工学部におけるLSI設計教育 : 学部3年次後期における学生実験の構想(第8セッション 教育システム(実験・設計製図等)(III))
- シフト直交実数有限長系列に対するマッチトフィルタの演算誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- A-5-4 シフト直交実数有限長系列に対するマッチトフィルタの係数誤差
- パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
- ディジタル高精細/超高精細動画像メディアの動向
- 5.画像処理DSP(画像信号処理LSI)
- ビデオシグナルプロセッサ (VSL) ULSI の高性能化 ( マイクロプロセッサ 4. 高速化動向 4-1)
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- CMOS論理ゲートにおける貫通電流による消費電力の定式化
- 抵抗アレイモデルを用いたアナログ回路用概略配線
- 形状最適化コンパクション
- ビルディングブロックレイアウトのための分枝限定配置手法
- ばらつき考慮設計に向けて(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ばらつき考慮設計に向けて(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
- パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
- 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
- C-12-56 ω_nドメイン設計手法によるCDR-ICの低ジッタ化(C-12.集積回路,一般セッション)
- 大規模システムの効率的な階層木分割手法
- 複数VLANの動的切り替えネットワークの構築について
- LSIレイアウトにおけるポリゴン配線の通常配線変換
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- シフト直交実数有限長系列に対するマッチトフィルタの係数誤差の検討
- ハードウェア記述言語による ALU 設計と試作
- 含意操作に基づく順序回路の冗長故障判定
- TCP/IP ネットワーク利用状況の調査解析システムの開発と適用事例 : 山口大学情報ネットワーク運用環境整備の一環として
- MCM配線手法"V4R"の性能向上化
- 分枝限定法によるアナログブロック内概略配線〜その2
- Hopfieldニューラルネットによる組合せ論理回路のテスト生成
- フローグラフによる LSI 多層配線問題の解法
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling(Analog Circuits and Related SoC Integration Technologies)
- Interconnect RL Extraction Based on Transfer Characteristics of Transmission-Line(Interconnect,VLSI Design and CAD Algorithms)
- Si-Substrate Modeling toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design(Interconnect,VLSI Design and CAD Algorithms)
- Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling(Selected Papers from the 17th Workshop on Circuits and Systems in Karuizawa)
- Representative Frequency for Interconnect R(f)L(f)C Extraction(Parasitics and Noise)(VLSI Design and CAD Algorithms)
- Instruction-Level Power Estimation Method by Considering Hamming Distance of Registers(Selected Papers from the 16th Workshop on Circuits and Systems in Karuizawa)
- PA-1 大学の研究をどのように産業界に活かすか?
- モデル依存性の小さいMOSFETパラメータ抽出システムの実現
- AI-1-3 ディペンダブルVLSIプラットフォームへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- A 90nm 48×48 LUT-Based FPGA Enhancing Speed and Yield Utilizing Within-Die Delay Variations(Low-Power and High-Performance VLSI Circuit Technology,VLSI Technology toward Frontiers of New Market)
- A 90nm LUT Array for Speed and Yield Enhancement by Utilizing Within-Die Delay Variations(Digital,Low-Power, High-Speed LSIs and Related Technologies)
- Low-Power Design of CML Driver for On-Chip Transmission-Lines Using Impedance-Unmatched Driver(Analog Circuits and Related SoC Integration Technologies)
- A Leakage Reduction Scheme for Sleep Transistors with Decoupling Capacitors in the Deep Submicron Era(Electronic Circuits)
- Experimental Study on Cell-Base High-Performance Datapath Design(IP Design)(VLSI Design and CAD Algorithms)
- Experimental Study on Cell-Base High-Performance Datapath Design
- Timing Analysis Considering Spatial Power/Ground Level Variation(Physical Design,VLSI Design and CAD Algorithms)
- 不確定パラメタの導入によるアナログ回路設計手順の再利用率向上手法
- A-58 モデル依存性の小さいMOSFETパラメータ抽出システムの実現(A-3. VLSI設計技術,一般講演)
- モデル依存性の小さいMOSFETパラメータ抽出手法
- アナログ回路設計手順の保存・再利用化手法
- メッシュ配列並列計算機の耐故障化のための再構成に関する1考察 : 危険なプロセッサ数の最小化
- 単一トラック切換網を持つメッシュ結合アレーのニューラルネット解法による再構成
- 格子状結合高並列計算機の高信頼化の一構成とその信頼性解析
- 高速デジタルLSI回路技術の現状と展望
- 配線技術とLSI設計
- サブクオータミクロン時代のLSI設計技術
- ディジタルLSIのアナログ回路技術
- SystemCを用いたシステムレベル設計手法
- SystemCを用いたシステムレベル設計手法
- SystemCを用いたシステムレベル設計手法
- パスディレイ最適化配置方式
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- 中間モデルを用いたモデル依存性の小さいMOSFETパラメータ抽出手法
- システムオンシリコン時代を支えるCAD技術(新しい知能化へ向けたLSIシステム技術)
- Timing Analysis Considering Temporal Supply Voltage Fluctuation
- Successive Pad Assignment for Minimizing Supply Voltage Drop(Power/Ground Network, VLSI Design and CAD Algorithms)
- An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity
- 特集「システムLSI設計とその技術」の編集にあたって
- アナログ/ディジタル混載LSIのCAD技術
- BPBP型FMPPを用いたプロセッサボードの設計
- Model-Adaptable Parameter Extraction System for MOSFET Models
- Development of Module Generators from Extracted Design Procedures : Application to Analog Device Generation
- 大規模回路におけるゲートレベル回路抽出手法
- A-3-13 SystemC を用いたハードウェア・ソフトウェア設計 : SystemC のRTL記述からHDLへの変換
- A-3-12 SystemC を用いたハードウェア・ソフトウェア強調設計
- Architecture and Performance Evaluation of a New Functional Memory : Functional Memory for Addition (Special Section on VLSI Design and CAD Algorithms)
- A Real-Time Low-Rate Video Compression Algorithm Using Multi-Stage Hierarchical Vector Quantization (Special Section on VLSI for Digital Signal Processing)
- An LSI for Low Bit-Rate Image Compression Using Vector Quantization(Special Issue on Multimedia, Network, and DRAM LSIs)
- A Memory-Based Parallel Processor for Vector Quantization:FMPP-VQ (Special Issue on New Concept Device and Novel Architecture LSIs)
- A Current Mode Cyclic A/D Converter with Submicron Processes (Special Section on Analog Circuit Techniques for System-on-Chip Integration)
- A Bit-Parallel Block-Parallel Functional Memory Type Parallel Processor Architecture (Special Issue on New Architecture LSIs)
- 映像処理用LSIのための設計検証の一手法
- 投機的命令実行機構の性能解析
- Micro-Loading効果を考慮したCMOS回路の比精度解析
- レイアウトを考慮したCMOS回路の比精度解析
- 単精度 正規化 浮動小数点 の乗除算 高速化 について
- Development of procedure for modeling MOSFET compatible with ITRS: noise and 1-5 characteristics modeling for RF/analog MOSFET (集積回路)
- More Mooreに立ちはだかるCMOSばらつきの理解に向けて(低電力設計,システムオンシリコンを支える設計技術)
- ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
- ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
- ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計