ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計

スポンサーリンク

概要

• 論文の詳細を見る

• 機能メモリ型並列プロセッサ(Functional Memory type Parallel Processor:FMPP)アーキテクチャとは,メモリの規則的な構造をもちいて,集積回路技術の向上の恩恵を直接受けることのできるプロセッサアーキテクチャである.ビット並列ブロック並列(BPBP)方式は,メモリの数ワードを1つのプロセッサと見ることによって,高並列性・高集積性を同時に実現する.本稿では,BPBP方式のFMPP(BPBP-FMPP)のアーキテクチャを述べ,試作中であるそのプロトタイプチップについて報告する.さらに,BPBP-FMPP上で暗号計算や離散コサイン変換について評価を行なう.

• 一般社団法人電子情報通信学会の論文
• 1993-11-26

著者

• 小野寺 秀俊

  京都大学工学部電子工学科

• 田丸 啓吉

  京都大学工学部

• 小林 和淑

  京都工芸繊維大学工芸科学研究科

• 小林 和淑

  京都大学工学研究科

• 小林 和淑

  京都工芸繊維大学大学院工芸科学研究科電子システム工学専攻:jst Crest

• ワーサリン ジュンスワディー

  京都大学工学部

• 竹村 秀樹

  京都大学工学部電子工学科

• Jungurradee Wasarin

  京都大学工学部電子工学科

関連論文

• パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか
• パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
• P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
• CMOS論理ゲートにおける貫通電流による消費電力の定式化
• 抵抗アレイモデルを用いたアナログ回路用概略配線
• 形状最適化コンパクション
• C-12-18 リーク電流によるNBTI特性の実測による評価(C-12.集積回路,一般セッション)
• ビルディングブロックレイアウトのための分枝限定配置手法
• C-12-68 Subthreshold Leak電流によるNBTI劣化・回復の測定(C-12.集積回路,一般セッション)
• C-12-30 NBTI周波数依存性測定回路の検討(評価・モデリング,C-12.集積回路,一般セッション)
• ばらつき考慮設計に向けて(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• ばらつき考慮設計に向けて(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• C-12-3 卓上テスト環境によるばらつき測定の高速化(C-12.集積回路A(設計・テスト・実装技術),一般講演)
• 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
• C-12-56 ω_nドメイン設計手法によるCDR-ICの低ジッタ化(C-12.集積回路,一般セッション)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(低電圧/低消費電力技術,新デバイス・回路とその応用)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling(Analog Circuits and Related SoC Integration Technologies)
• Interconnect RL Extraction Based on Transfer Characteristics of Transmission-Line(Interconnect,VLSI Design and CAD Algorithms)
• Si-Substrate Modeling toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design(Interconnect,VLSI Design and CAD Algorithms)
• Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling(Selected Papers from the 17th Workshop on Circuits and Systems in Karuizawa)
• Representative Frequency for Interconnect R(f)L(f)C Extraction(Parasitics and Noise)(VLSI Design and CAD Algorithms)
• Instruction-Level Power Estimation Method by Considering Hamming Distance of Registers(Selected Papers from the 16th Workshop on Circuits and Systems in Karuizawa)
• PA-1 大学の研究をどのように産業界に活かすか?
• モデル依存性の小さいMOSFETパラメータ抽出システムの実現
• AI-1-3 ディペンダブルVLSIプラットフォームへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• A 90nm 48×48 LUT-Based FPGA Enhancing Speed and Yield Utilizing Within-Die Delay Variations(Low-Power and High-Performance VLSI Circuit Technology,VLSI Technology toward Frontiers of New Market)
• A 90nm LUT Array for Speed and Yield Enhancement by Utilizing Within-Die Delay Variations(Digital,Low-Power, High-Speed LSIs and Related Technologies)
• Low-Power Design of CML Driver for On-Chip Transmission-Lines Using Impedance-Unmatched Driver(Analog Circuits and Related SoC Integration Technologies)
• A Leakage Reduction Scheme for Sleep Transistors with Decoupling Capacitors in the Deep Submicron Era(Electronic Circuits)
• D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
• Experimental Study on Cell-Base High-Performance Datapath Design(IP Design)(VLSI Design and CAD Algorithms)
• Experimental Study on Cell-Base High-Performance Datapath Design
• Timing Analysis Considering Spatial Power/Ground Level Variation(Physical Design,VLSI Design and CAD Algorithms)
• 不確定パラメタの導入によるアナログ回路設計手順の再利用率向上手法
• A-58 モデル依存性の小さいMOSFETパラメータ抽出システムの実現(A-3. VLSI設計技術,一般講演)
• モデル依存性の小さいMOSFETパラメータ抽出手法
• アナログ回路設計手順の保存・再利用化手法
• 機能特化型プロセッサアレーによるSoCアーキテクチャの提案(システムLSIのための先進アーキテクチャ論文)
• A-66 配線遅延を考慮したレジスタ転送レベルにおける遅延評価(A-3. VLSI設計技術,一般講演)
• 機能情報抽出を用いた CPU の動作検証
• 同期式順序回路からの動作記述の抽出
• FINES:組合せ回路の機能情報抽出システム
• 算術演算回路の機能情報抽出
• 論理関数のグラフ表現を利用した組合せ回路の機能情報抽出
• デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
• デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
• LSIデザインルールチェックプログラムにおける中間データの再利用促進による増速効果
• 平面分割によるデザインルールチェックの並列処理方式
• 端子位置を考慮した論理多段化の一手法およびその評価
• 中間モデルを用いたモデル依存性の小さいMOSFETパラメータ抽出手法
• Timing Analysis Considering Temporal Supply Voltage Fluctuation
• Successive Pad Assignment for Minimizing Supply Voltage Drop(Power/Ground Network, VLSI Design and CAD Algorithms)
• An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity
• マイクロコンピュータによるLSIパターン図形演算法
• 特集「システムLSI設計とその技術」の編集にあたって
• アナログ/ディジタル混載LSIのCAD技術
• ベクトル量子化による低ビットレート動画像圧縮に適した低電力メモリベースプロセッサの設計
• ベクトル量子化用機能メモリ型並列プロセッサによる動画像の低ビットレート圧縮システム
• BPBP型FMPPを用いたプロセッサボードの設計
• DRAMを用いた加算機能メモリ
• Model-Adaptable Parameter Extraction System for MOSFET Models
• Development of Module Generators from Extracted Design Procedures : Application to Analog Device Generation
• A-3-13 SystemC を用いたハードウェア・ソフトウェア設計 : SystemC のRTL記述からHDLへの変換
• A-3-12 SystemC を用いたハードウェア・ソフトウェア強調設計
• Architecture and Performance Evaluation of a New Functional Memory : Functional Memory for Addition (Special Section on VLSI Design and CAD Algorithms)
• A Real-Time Low-Rate Video Compression Algorithm Using Multi-Stage Hierarchical Vector Quantization (Special Section on VLSI for Digital Signal Processing)
• An LSI for Low Bit-Rate Image Compression Using Vector Quantization(Special Issue on Multimedia, Network, and DRAM LSIs)
• A Memory-Based Parallel Processor for Vector Quantization:FMPP-VQ (Special Issue on New Concept Device and Novel Architecture LSIs)
• A Current Mode Cyclic A/D Converter with Submicron Processes (Special Section on Analog Circuit Techniques for System-on-Chip Integration)
• A Bit-Parallel Block-Parallel Functional Memory Type Parallel Processor Architecture (Special Issue on New Architecture LSIs)
• Micro-Loading効果を考慮したCMOS回路の比精度解析
• レイアウトを考慮したCMOS回路の比精度解析
• LSIデザインルールチェックにおける機能分割法と領域分割法の相補的複合並列化手法の優位範囲の測定
• LSIデザインルールチェックの並列化における領域分割法のアーキテクチュアモデル
• 速度・面積のトレードオフに適した多重波面型乗算器の構成と設計パラメータ
• 改良多重波面型乗算器のモジュｰルジェネレｰタ
• 専用VLSIプロセッサ 1. 専用VLSIプロセッサの現状と動向 (専用VLSIプロセッサ)
• 動画像動き検出用省メモリ型アレイアーキテクチャ
• 動画像動き検出用省メモリ型アレイアーキテクチャ
• Development of procedure for modeling MOSFET compatible with ITRS: noise and 1-5 characteristics modeling for RF/analog MOSFET (集積回路)
• More Mooreに立ちはだかるCMOSばらつきの理解に向けて(低電力設計,システムオンシリコンを支える設計技術)
• 機能メモリをベースにしたコプロセッサシステム
• 動画像動き検出用省メモリ型アレイアーキテクチャ
• 遅延・電力・面積のトレードオフがとれる乗算器モジュールジェネレータ
• UDL/Iのセマンティクス定義に基づく処理系の試作
• 論理シミュレーションの精度に関する考察
• ハードウェア記述言語の厳密な意味定義のための非決定的動作モデルシミュレータの試作
• 速度・面積のトレードオフが可能なアレイ型乗算器のアーキテクチャ
• 加算機能付き画像メモリの設計
• ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
• ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
• ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
• Area-Effective Inductive Peaking with Interwoven Inductor for High-Speed Laser-Diode Driver for Optical Communication System
• Variation-Tolerance of a 65-nm Error-Hardened Dual-Modular-Redundancy Flip-Flop Measured by Shift-Register-Based Monitor Structures

もっと見る 閉じる

スポンサーリンク