ベクトル量子化による低ビットレート動画像圧縮に適した低電力メモリベースプロセッサの設計
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
-
田丸 啓吉
京都大学情報学研究科
-
田丸 啓吉
京都大学工学部
-
小林 和淑
京都工芸繊維大学工芸科学研究科
-
武内 昌弘
京都大学工学研究科
-
寺田 一彦
京都大学工学研究科
-
小林 和淑
京都大学工学研究科
関連論文
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
- 抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 (電子システムの設計技術と設計自動化)
- P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
- A-3-16 設計対象毎に生成したスタンダードセルライブラリによるLSI設計
- スタンダードセルライブラリ構成法の検討
- パラメータの変化に柔軟に対応可能なタイミングモデル : DFF, 複合セルへの適用
- CMOS論理ゲートにおける貫通電流による消費電力の定式化
- 抵抗アレイモデルを用いたアナログ回路用概略配線
- 形状最適化コンパクション
- C-12-18 リーク電流によるNBTI特性の実測による評価(C-12.集積回路,一般セッション)
- ビルディングブロックレイアウトのための分枝限定配置手法
- C-12-68 Subthreshold Leak電流によるNBTI劣化・回復の測定(C-12.集積回路,一般セッション)
- C-12-30 NBTI周波数依存性測定回路の検討(評価・モデリング,C-12.集積回路,一般セッション)
- 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- C-12-3 卓上テスト環境によるばらつき測定の高速化(C-12.集積回路A(設計・テスト・実装技術),一般講演)
- 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
- C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(低電圧/低消費電力技術,新デバイス・回路とその応用)
- C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- モデル依存性の小さいMOSFETパラメータ抽出システムの実現
- D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
- アナログ回路設計方法の再利用率向上手法 : 設計制約とパラメータの確信度の保存と再利用
- 不確定パラメタの導入によるアナログ回路設計手順の再利用率向上手法
- A-58 モデル依存性の小さいMOSFETパラメータ抽出システムの実現(A-3. VLSI設計技術,一般講演)
- モデル依存性の小さいMOSFETパラメータ抽出手法
- アナログ回路設計手順の保存・再利用化手法
- 機能特化型プロセッサアレーによるSoCアーキテクチャの提案(システムLSIのための先進アーキテクチャ論文)
- 機能特化型プロセッサアレイによるSoCアーキテクチャ
- 実時間動き補償向け省メモリ型アレーアーキテクチャ
- A-66 配線遅延を考慮したレジスタ転送レベルにおける遅延評価(A-3. VLSI設計技術,一般講演)
- 集積回路の歩留まり最適化の一手法 : 応答曲面の近似精度向上を伴う最適化法
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- FPGA設計用統合環境を用いたASIC設計事例
- 機能情報抽出を用いた CPU の動作検証
- 同期式順序回路からの動作記述の抽出
- FINES:組合せ回路の機能情報抽出システム
- 算術演算回路の機能情報抽出
- 論理関数のグラフ表現を利用した組合せ回路の機能情報抽出
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- LSIデザインルールチェックプログラムにおける中間データの再利用促進による増速効果
- 平面分割によるデザインルールチェックの並列処理方式
- AT-1-4 ソフトエラー耐性の高い二重化フリップフロップ(AT-1.集積回路におけるソフトエラー-測定法,回路技術,EDA-,チュートリアルセッション,ソサイエティ企画)
- A-3-5 ばらつき測定のための簡易構造TEG(A-3.VLSI設計技術,一般セッション)
- 端子位置を考慮した論理多段化の一手法およびその評価
- 中間モデルを用いたMOSFETの統計的モデル化手法
- 中間モデルを用いたMOSFETのばらつきモデル化手法とワーストケース解析への応用
- 中間モデルを用いたMOSFETの統計的モデル化手法
- 中間モデルを用いたMOSFETの統計的モデル化手法
- 中間モデルを用いたモデル依存性の小さいMOSFETパラメータ抽出手法
- マイクロコンピュータによるLSIパターン図形演算法
- ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
- ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
- コマンド言語による集積回路統計解析CADの開発
- ベクトル量子化による低ビットレート動画像圧縮に適した低電力メモリベースプロセッサの設計
- ベクトル量子化用機能メモリ型並列プロセッサによる動画像の低ビットレート圧縮システム
- ベクトル量子化用メモリベースプロセッサとその動画像圧縮への応用
- 機能メモリ型並列プロセッサを用いた動画像のベクトル量子化
- BPBP型FMPPを用いたプロセッサボードの設計
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリ
- DRAMを用いた加算機能メモリの設計
- DRAMを用いた加算機能メモリの設計
- A-3-10 中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
- CMOS回路の比精度解析における大域ばらつきのモデル化
- Micro-Loading効果を考慮したCMOS回路の比精度解析
- レイアウトを考慮したCMOS回路の比精度解析
- LSIデザインルールチェックにおける機能分割法と領域分割法の相補的複合並列化手法の優位範囲の測定
- LSIデザインルールチェックの並列化における領域分割法のアーキテクチュアモデル
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (電子システムの設計技術と設計自動化)
- SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
- PC-3-1 LSI設計教育のためのカリキュラムについて : 京都大学の現状
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- DRAMベースの加算機能メモリとその動き補償への応用
- グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 : レイアウト設計への適用
- 複数隣接配線による遅延時間の変化量の検証
- 速度・面積のトレードオフに適した多重波面型乗算器の構成と設計パラメータ
- 改良多重波面型乗算器のモジュｰルジェネレｰタ
- 専用VLSIプロセッサ 1. 専用VLSIプロセッサの現状と動向 (専用VLSIプロセッサ)
- 論理シミュレーションを用いた消費電力見積もりの高精度化手法
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 機能メモリをベースにしたコプロセッサシステム
- メモリベースアーキテクチャとその応用
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 遅延・電力・面積のトレードオフがとれる乗算器モジュールジェネレータ
- UDL/Iのセマンティクス定義に基づく処理系の試作
- 論理シミュレーションの精度に関する考察
- ハードウェア記述言語の厳密な意味定義のための非決定的動作モデルシミュレータの試作
- 速度・面積のトレードオフが可能なアレイ型乗算器のアーキテクチャ
- 加算機能付き画像メモリの設計
- ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
- ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
- ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計