A-3-5 ばらつき測定のための簡易構造TEG(A-3.VLSI設計技術,一般セッション)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2010-08-31

著者

• 小林 和淑

  京都工芸繊維大学工芸科学研究科

• 濱中 力

  京都工芸繊維大学

• 小林 和淑

  京都工芸繊維大学

関連論文

• パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
• C-12-84 強誘電体を用いたビット直列ワード並列型機能メモリの設計
• P2Lib:スタンダードセルライブラリ自動生成システム (電子システムの設計技術と設計自動化)
• C-12-18 リーク電流によるNBTI特性の実測による評価(C-12.集積回路,一般セッション)
• C-12-68 Subthreshold Leak電流によるNBTI劣化・回復の測定(C-12.集積回路,一般セッション)
• C-12-30 NBTI周波数依存性測定回路の検討(評価・モデリング,C-12.集積回路,一般セッション)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• C-12-3 卓上テスト環境によるばらつき測定の高速化(C-12.集積回路A(設計・テスト・実装技術),一般講演)
• 基板バイポーラ効果によるSEUとMCUの発生機構の検討(製造性考慮設計,システムオンシリコンを支える設計技術)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(低電圧/低消費電力技術,新デバイス・回路とその応用)
• C-elementのソフトエラー耐性を強化した65nm Bistable Cross-coupled Dual Modular Redundancy (BCDMR) FF.(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
• 機能特化型プロセッサアレーによるSoCアーキテクチャの提案(システムLSIのための先進アーキテクチャ論文)
• 機能特化型プロセッサアレイによるSoCアーキテクチャ
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• FPGA設計用統合環境を用いたASIC設計事例
• AT-1-4 ソフトエラー耐性の高い二重化フリップフロップ(AT-1.集積回路におけるソフトエラー-測定法,回路技術,EDA-,チュートリアルセッション,ソサイエティ企画)
• A-3-5 ばらつき測定のための簡易構造TEG(A-3.VLSI設計技術,一般セッション)
• ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
• ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境
• ベクトル量子化による低ビットレート動画像圧縮に適した低電力メモリベースプロセッサの設計
• ベクトル量子化用機能メモリ型並列プロセッサによる動画像の低ビットレート圧縮システム
• ベクトル量子化用メモリベースプロセッサとその動画像圧縮への応用
• 機能メモリ型並列プロセッサを用いた動画像のベクトル量子化
• BPBP型FMPPを用いたプロセッサボードの設計
• DRAMを用いた加算機能メモリの設計
• DRAMを用いた加算機能メモリの設計
• DRAMを用いた加算機能メモリ
• DRAMを用いた加算機能メモリの設計
• DRAMを用いた加算機能メモリの設計
• ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 資源共有型VLIWプロセッサの性能評価(FPGAとその応用及び一般)
• 資源共有型VLIWプロセッサの性能評価(FPGAとその応用及び一般)
• 資源共有型VLIWプロセッサの性能評価(FPGAとその応用及び一般)
• A-3-7 動作合成における制約条件の検討
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• SystemCのRTL記述を用いたSH互換プロセッサの設計
• A-3-9 SystemCを用いたMPEG-4エンコーダの設計
• SystemCとBachを用いたLSI設計手法
• SystemCとBachを用いたLSI設計手法
• SystemCとBachを用いたLSI設計手法
• A-3-13 SystemC を用いたハードウェア・ソフトウェア設計 : SystemC のRTL記述からHDLへの変換
• A-3-12 SystemC を用いたハードウェア・ソフトウェア強調設計
• ベクトル量子化に適した機能メモリ型並列プロセッサの設計
• FPGAのチップ内ばらつきを利用した再配置による高速化の検討(リコンフィギャラブルシステム,一般)
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• D-11-47 カメラの動きを用いた動き補償の検討
• A-3-4 耐ソフトエラー二重化フリップフロップのばらつき評価(A-3.VLSI設計技術,一般セッション)
• ばらつきを利用し補償するための再構成可能回路(システムオンシリコン設計技術並びにこれを活用したVLSI)
• エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法
• SA-2-3 DRAMベースの加算機能メモリとその動きベクトル検出への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• DRAMベースの加算機能メモリとその動き補償への応用
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
• メモリベースアーキテクチャとその応用
• ベクトルDSPを用いた携帯端末におけるテレビ電話システム
• 携帯TV電話に適した16並列パイプラインDSPの設計
• 加算機能付きメモリの設計
• A-3-21 実チップにおけるIRドロップの測定
• C-12-21 チェインにおけるパルス幅縮小を利用したSETパルス幅測定回路(デジタル集積回路,C-12.集積回路,一般セッション)
• C-12-20 ディジタル回路遅延の経年劣化とそのモデル化について(デジタル集積回路,C-12.集積回路,一般セッション)
• A-3-12 冗長/非冗長化FFによる多重化プロセッサのソフトエラー耐性評価(A-3.VLSI設計技術,一般セッション)
• 測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討(ポスター講演,学生・若手研究会)
• 動きベクトル検出用準同期一次元PEアレイの設計
• 動きベクトル検出用準同期一次元PEアレイの設計
• Self-Timed Cut-Off 法の待ち時間動的最適化によるリーク電流削減手法
• Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• アクセスパターンによるレジスタファイルの高位消費電力モデル(システム設計及び一般)
• アクセスパターンによるレジスタファイルの高位消費電カモデル(システム設計および一般)
• A-3-4 ソフトコアプロセッサにおけるレジスタファイルの消費電カモデル(A-3. VLSI設計技術)
• 加算機能付き画像メモリの設計
• 機能メモリ型並列プロセッサを用いたベクトル量子化による画像情報の圧縮
• ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
• ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
• ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
• NBTI回復現象を利用したマルチコアLSIの自己特性補償法(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• NBTI回復現象を利用したマルチコアLSIの自己特性補償法(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
• MCUに強靭な耐ソフトエラーフリップフロップ(学生・若手技術者育成のための研究会)
• C-12-24 劣化測定と回復測定を高速に切り替え可能なNBTI評価回路(C-12.集積回路,一般セッション)
• 冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)
• 冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価(ディペンダブル技術,デザインガイア2011-VLSI設計の新しい大地-)
• 90nmプロセス商用FPGAにマッピングしたリングオシレータの発振周波数の劣化評価(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• 90nmプロセス商用FPGAにマッピングしたリングオシレータの発振周波数の劣化評価(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク