FINES:組合せ回路の機能情報抽出システム
スポンサーリンク
概要
- 論文の詳細を見る
我々は従来より,論理回路の機能情報抽出の手法について研究を行ってきている.まず,対象を組合せ回路に絞り,その論理磯能情報の抽出手法から研究を始めた.次いで,算術演算機能の抽出に関する研究を行ってきたが,その手法は,回路記述から直接算術機能を抽出するのではなく,いったん抽出された論理機能記述を算術機能記述に変換するというものである.本稿では,これらの手法を実現したシステムFINES(Functional Information Extraction System)を紹介する.
- 1990-09-04
著者
関連論文
- 連想メモリを利用したハードウェア向き単一化アルゴリズム
- 連想メモリを利用した高速単一化アルゴリズム
- CMOS論理ゲートにおける貫通電流による消費電力の定式化
- 抵抗アレイモデルを用いたアナログ回路用概略配線
- 形状最適化コンパクション
- 入力制約監視機能をもつ会話型シミュレーション・システムISS
- ビルディングブロックレイアウトのための分枝限定配置手法
- モデル依存性の小さいMOSFETパラメータ抽出システムの実現
- 不確定パラメタの導入によるアナログ回路設計手順の再利用率向上手法
- A-58 モデル依存性の小さいMOSFETパラメータ抽出システムの実現(A-3. VLSI設計技術,一般講演)
- モデル依存性の小さいMOSFETパラメータ抽出手法
- アナログ回路設計手順の保存・再利用化手法
- A-66 配線遅延を考慮したレジスタ転送レベルにおける遅延評価(A-3. VLSI設計技術,一般講演)
- 機能情報抽出を用いた CPU の動作検証
- 同期式順序回路からの動作記述の抽出
- 同期式順序回路の機能情報抽出について
- 組合せ回路の機能情報抽出 (回路自動合成と最適化論文特集)
- FINES:組合せ回路の機能情報抽出システム
- 算術演算回路の機能情報抽出
- 論理関数のグラフ表現を利用した組合せ回路の機能情報抽出
- 入力制約を用いた論理回路の形式的検証について(計算機科学の基礎理論)
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- デザインルールチェック並列処理化の一手法 : 並列スケジューリングによる手順割り当て
- LSIデザインルールチェックプログラムにおける中間データの再利用促進による増速効果
- 平面分割によるデザインルールチェックの並列処理方式
- 端子位置を考慮した論理多段化の一手法およびその評価
- 中間モデルを用いたモデル依存性の小さいMOSFETパラメータ抽出手法
- マイクロコンピュータによるLSIパターン図形演算法
- 記憶階層のもとでの結合操作について (数理情報科学の基礎理論と応用)
- ベクトル量子化による低ビットレート動画像圧縮に適した低電力メモリベースプロセッサの設計
- ベクトル量子化用機能メモリ型並列プロセッサによる動画像の低ビットレート圧縮システム
- BPBP型FMPPを用いたプロセッサボードの設計
- DRAMを用いた加算機能メモリ
- 40. VLSI用の正規集合認識法 (アルゴリズムの最近の動向)
- ハードウェアアルゴリズムの記述法について (形式言語理論とオートマトン理論)
- Micro-Loading効果を考慮したCMOS回路の比精度解析
- レイアウトを考慮したCMOS回路の比精度解析
- LSIデザインルールチェックにおける機能分割法と領域分割法の相補的複合並列化手法の優位範囲の測定
- LSIデザインルールチェックの並列化における領域分割法のアーキテクチュアモデル
- ベクトル計算機上でのソーティング手法
- 速度・面積のトレードオフに適した多重波面型乗算器の構成と設計パラメータ
- 改良多重波面型乗算器のモジュｰルジェネレｰタ
- 専用VLSIプロセッサ 1. 専用VLSIプロセッサの現状と動向 (専用VLSIプロセッサ)
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 機能メモリをベースにしたコプロセッサシステム
- 動画像動き検出用省メモリ型アレイアーキテクチャ
- 組合せ論理回路のハザード検出問題の計算複雑さについて(計算アルゴリズムと計算量の基礎理論)
- 遅延・電力・面積のトレードオフがとれる乗算器モジュールジェネレータ
- 選択問題の面積時間複雑度
- UDL/Iのセマンティクス定義に基づく処理系の試作
- 論理シミュレーションの精度に関する考察
- ハードウェア記述言語の厳密な意味定義のための非決定的動作モデルシミュレータの試作
- 速度・面積のトレードオフが可能なアレイ型乗算器のアーキテクチャ
- 加算機能付き画像メモリの設計
- ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
- ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
- ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計
- 4. 各種のハードウェアアルゴリズム 4.2 ソーティングのハードウェアアルゴリズム : VLSIモデル上での計算複雑度 (VLSI向きハードウェアアルゴリズム)