組合せ論理回路のハザード検出問題の計算複雑さについて(計算アルゴリズムと計算量の基礎理論)
スポンサーリンク
概要
著者
関連論文
- 連想メモリを利用したハードウェア向き単一化アルゴリズム
- 連想メモリを利用した高速単一化アルゴリズム
- 入力制約監視機能をもつ会話型シミュレーション・システムISS
- ベクトル計算機向き共有二分決定グラフ処理法
- 同期式順序回路の機能情報抽出について
- FINES:組合せ回路の機能情報抽出システム
- 算術演算回路の機能情報抽出
- 論理関数のグラフ表現を利用した組合せ回路の機能情報抽出
- 入力制約を用いた論理回路の形式的検証について(計算機科学の基礎理論)
- 記憶階層のもとでの結合操作について (数理情報科学の基礎理論と応用)
- 共有二分決定グラフを用いた論理回路の多重故障シミュレ一ション
- 時間記号シミュレーションについて
- 高速シミュレータを用いた重み付き乱数によるテスト生成
- 高速故障シミュレータを用いたテスト生成
- ベクトル計算機による高速故障シミュレーションのための動的二次元並列法
- 40. VLSI用の正規集合認識法 (アルゴリズムの最近の動向)
- ハードウェアアルゴリズムの記述法について (形式言語理論とオートマトン理論)
- ベクトル計算機上でのソーティング手法
- 確率的符号化時間記号シミュレーションによるタイミングエラー確率の解析
- 多項式サイズの二分決定グラフで表現可能な論理関数のクラス(計算および計算量理論とその周辺)
- 論理関数の共有二分決定グラフによる表現とその効率的処理手法
- 論理回路の正確なタイミング検証のための時間記号シミュレーション
- 非決定性順序機械によるハードウェア記述言語の意味付け
- 共有二分決定図を用いた論理関数の処理手法について
- 時間カロリー記号論理シミュレーションにおける遅延モデルの拡張
- 時間記号論理シミュレータの高速化と性能評価
- 真理値表表現を用いた記号シミュレータ
- 組合せ論理回路のハザード検出問題の計算複雑さについて(計算アルゴリズムと計算量の基礎理論)
- 選択問題の面積時間複雑度
- UDL/Iのセマンティクス定義に基づく処理系の試作
- 論理シミュレーションの精度に関する考察
- ハードウェア記述言語の厳密な意味定義のための非決定的動作モデルシミュレータの試作
- 共有二分決定図を用いた組合せ論理回路のテスト生成
- 4. 各種のハードウェアアルゴリズム 4.2 ソーティングのハードウェアアルゴリズム : VLSIモデル上での計算複雑度 (VLSI向きハードウェアアルゴリズム)